申请/专利权人:晶芯成(北京)科技有限公司
申请日:2020-10-30
公开(公告)日:2020-11-27
公开(公告)号:CN112002638A
主分类号:H01L21/308(20060101)
分类号:H01L21/308(20060101);H01L21/762(20060101);H01L29/06(20060101)
优先权:
专利状态码:有效-授权
法律状态:2021.02.05#授权;2020.12.15#实质审查的生效;2020.11.27#公开
摘要:本发明提供一种半导体隔离结构及其制作方法。所述制作方法包括:以图形化的硬掩模层为掩模刻蚀其下方的垫氧化层和半导体基底,形成多个沟槽;执行第一回拉工艺,使得硬掩模层的侧壁沿扩大沟槽开口的方向内缩;执行第二回拉工艺,使得垫氧化层的侧壁沿扩大沟槽开口的方向内缩,其中,内缩后的垫氧化层侧壁向外超出硬掩模层的侧壁;在沟槽内填满隔离介质,形成半导体隔离结构。经第一回拉工艺和第二回拉工艺后,垫氧化层侧壁向外超出硬掩模层的侧壁,可以避免垫氧化层的侧壁内缩到硬掩模层下方,使得沟槽侧壁没有产生凹陷,有助于提高沟槽的填充质量,提高半导体隔离结构的性能。所述半导体隔离结构利用上述制作方法获得。
主权项:1.一种半导体隔离结构的制作方法,其特征在于,包括:提供一半导体基底;依次叠加形成垫氧化层和图形化的硬掩模层在所述半导体基底表面上;以所述图形化的硬掩模层为掩模,刻蚀所述垫氧化层和所述半导体基底,形成多个沟槽,所述沟槽贯穿所述硬掩模层和所述垫氧化层且底面位于所述半导体基底内,所述沟槽露出所述硬掩模层和所述垫氧化层的侧壁;执行第一回拉工艺,使得所述硬掩模层的侧壁沿扩大所述沟槽开口的方向内缩;执行第二回拉工艺,使得所述垫氧化层的侧壁沿扩大所述沟槽开口的方向内缩,其中,内缩后的所述垫氧化层侧壁向外超出所述硬掩模层的侧壁;在所述沟槽内填满隔离介质。
全文数据:
权利要求:
百度查询: 晶芯成(北京)科技有限公司 半导体隔离结构及其制作方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。