申请/专利权人：中科院计算技术研究所南京移动通信与计算创新研究院

申请日：2018-12-28

公开（公告）日：2021-02-23

公开（公告）号：CN109714115B

主分类号：H04B17/00(20150101)

分类号：H04B17/00(20150101);H04L29/06(20060101);H04L29/08(20060101);G06F1/02(20060101);G06F1/04(20060101)

优先权：

专利状态码：有效-授权

法律状态：2021.02.23#授权;2019.05.28#实质审查的生效;2019.05.03#公开

摘要：本发明公开了一种远程配置的FPGA波形产生方法、装置、设备及存储介质，FPGA软核接收到上位机发送过来的波形数据包，将接收到的波形数据包存储到BRAM中，FPGA软核为systemgenerator的IP核配置时钟芯片的频率，systemgenerator的IP核读取BRAM中存储的波形数据，使其经过滤波器和DDS模块处理，将经过滤波器和DDS模块处理的波形数据存储到FIFO数据缓存器，控制波形数据输出以获得相对应波形，从而实现无需用户修改底层代码，由上位机配置波形数据，缩短了时间，给用户带来了操作上的便利性。

主权项：1.一种远程配置的FPGA波形产生方法，其特征在于：包括：FPGA软核接收到上位机发送过来的波形数据包；FPGA软核将接收到的波形数据包存储到BRAM中；FPGA软核为系统建模工具的IP核配置时钟芯片的频率；系统建模工具的IP核读取BRAM中存储的波形数据，使其经过滤波器和DDS模块处理；系统建模工具的IP核将经过滤波器和DDS模块处理的波形数据存储到FIFO数据缓存器，控制波形数据输出以获得相对应波形；其中，所述FPGA软核接收到上位机发送过来的波形数据包，包括：FPGA与上位机建立连接并且通过UDP协议传输数据；FPGA软核接收到上位机发送过来的波形数据包；FPGA软核将波形数据包回送到上位机，进行校验；其中，所述FPGA软核将接收到的波形数据包存储到BRAM中，包括：FPGA软核将接收到的波形数据包进行拼包处理；FPGA软核将拼接完成的波形数据包通过AXI总线传送到BRAM中。

全文数据：一种远程配置的FPGA波形产生方法、装置、设备及存储介质技术领域本发明涉及信号处理技术领域。背景技术在当今的通信系统测试中，经常需要用到各种各样的波形，而传统的任意波形发生器具有灵活性差、观测不便利的缺点，而基于FPGA的波形产生装置能够产生各种各样的波形，因而得到了很好的推广利用，但是在进行波形变换的时候，往往需要对底层的代码进行修改，这样就会给测试人员带来了操作不便利的体验。发明内容为解决上述问题，本发明的目的在于提供一种远程配置的FPGA波形产生方法、装置、设备及存储介质，无需用户修改底层代码，由上位机配置波形数据，给用户带来了操作上的便利性。本发明解决其问题所采用的技术方案是：第一方面，本发明提供了一种远程配置的FPGA波形产生方法，包括：FPGA软核接收到上位机发送过来的波形数据包；FPGA软核将接收到的波形数据包存储到BRAM中；FPGA软核为systemgenerator的IP核配置时钟芯片的频率；systemgenerator的IP核读取BRAM中存储的波形数据，使其经过滤波器和DDS模块处理；systemgenerator的IP核将经过滤波器和DDS模块处理的波形数据存储到FIFO数据缓存器，控制波形数据输出以获得相对应波形。进一步，所述FPGA软核接收到上位机发送过来的波形数据包，包括：FPGA与上位机建立连接并且通过UDP协议传输数据；FPGA软核接收到上位机发送过来的波形数据包；FPGA软核将波形数据包回送到上位机，进行校验。进一步，所述FPGA软核将接收到的波形数据包存储到BRAM中，包括：FPGA软核将接收到的波形数据包进行拼包处理；FPGA软核将拼接完成的波形数据包通过AXI总线传送到BRAM中。进一步，所述systemgenerator的IP核读取BRAM中存储的波形数据，使其经过滤波器和DDS模块处理，包括：systemgenerator的IP核读取BRAM波形数据中的基带数据并发送到滤波器进行插值和滤波处理分成I、Q两路信号；systemgenerator的IP核读取BRAM波形数据中的控制字并发送到DDS模块产生两路调节信号，两路调节信号分别与I、Q两路信号相乘，实现频谱搬移、正交混频；systemgenerator的IP核读取BRAM波形数据中的增益值并与混频后的信号相乘。进一步，所述systemgenerator的IP核将经过滤波器和DDS模块处理的波形数据存储到FIFO数据缓存器，控制波形数据输出以获得相对应波形，包括：systemgenerator的IP核将经过滤波器和DDS模块处理的波形数据存储到FIFO数据缓存器中；systemgenerator的IP核控制FIFO数据缓存器中的数据读取顺序；systemgenerator的IP核将FIFO数据缓存器中的数据发送到数模转换器，实现波形输出。第二方面，本发明提供了一种FPGA波形产生装置，包括：通信单元，用于FPGA和上位机之间的数据传递；存储单元，用于对FPGA中的数据进行存储处理；时钟单元，用于为FPGA系统的运行提供时钟信号；控制单元，用于控制FPGA运行；数据处理单元，用于对接收到的信号进行混频和滤波处理；数据输出单元，用于对接收到的数据进行缓存并且将数字信号转换为模拟信号。进一步，所述数据处理单元包括：滤波单元，用于对输入的数字信号进行滤波处理；混频单元，用于将DDS模块产生的调节信号与输入的数字信号相乘，进行频谱搬移、混频处理。进一步，所述数据输出单元包括：数据缓存单元，用于将输出的数字信号进行缓冲暂存；数模转换单元，用于将接收到的数字信号转换为模拟信号，然后进行波形输出处理。第三方面，本发明还提供了一种FPGA波形产生设备，包括至少一个控制处理器和用于与所述至少一个控制处理器通信连接的存储器；所述存储器存储有可被所述至少一个控制处理器执行的指令，所述指令被所述至少一个控制处理器执行，以使所述至少一个控制处理器能够执行如上所述的远程配置的FPGA波形产生方法。第四方面，本发明还提供了一种FPGA存储介质，其特征在于：所述FPGA存储介质存储有FPGA可执行指令，所述FPGA可执行指令用于使FPGA执行如上所述的远程配置的FPGA波形产生方法。本发明中的至少一个实施例具有如下有益效果是：FPGA软核即为FPGA的CPU子系统，是FPGA的控制核心；FPGA软核能够与上位机进行数据连接，使用者只需要在上位机一端对波形类型及相关参数进行配置，然后转化为波形数据包，并且波形数据包能够同时包含有多路波形数据；FPGA软核接收到上位机发送过来的波形数据包，然后将波形数据包发送到BRAM进行存储处理，BRAM有较大的存储空间并且是FPGA定制的RAM资源；FPGA软核配置systemgenerator的IP核的时钟频率，为systemgenerator提供工作时钟；systemgenerator为系统建模工具，通过systemgenerator导出成Vivado可以使用IP核，并且可以生成HDL文件。systemgenerator的IP核读取BRAM中存储的波形数据，经过滤波器和DDS模块处理后发送到波形数据缓存器中，然后控制波形数据缓存器中的数据进行读出，经过数模转换后产生对应的波形，从而使用者无需修改底层的代码就能够实现波形的输出，缩短了时间，实用性强，操作简单，灵活性高，给使用者带来了很大的便利性。附图说明下面结合附图和实例对本发明作进一步说明。图1是本发明实施例一提供的一种远程配置的FPGA波形产生方法的流程图；图2是本发明实施例一提供的一种远程配置的FPGA波形产生方法中FPGA与上位机进行数据传送的一种实施方式的流程图；图3是本发明实施例一提供的一种远程配置的FPGA波形产生方法中FPGA对波形数据包进行存储的一种实施方式的流程图；图4是本发明实施例一提供的一种远程配置的FPGA波形产生方法中FPGA对接收到的波形数据进行处理的一种实施方式的流程图；图5是本发明实施例一提供的一种远程配置的FPGA波形产生方法中FPGA进行波形输出的一种实施方式的流程图；图6是本发明实施例二提供的一种FPGA波形产生装置的结构示意图；图7是本发明实施例三提供的一种FPGA波形产生设备的结构示意图。具体实施方式为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。需要说明的是，如果不冲突，本发明实施例中的各个特征可以相互结合，均在本发明的保护范围之内。在当今的通信系统测试中，经常需要用到各种各样的波形，而传统的任意波形发生器具有灵活性差、观测不便利的缺点，而基于FPGA的波形产生装置能够产生各种各样的波形，因而得到了很好的推广利用，但是在进行波形变换的时候，往往需要对底层的代码进行修改，这样就会给测试人员带来了操作不便利的体验。基于此，本发明提供了一种远程配置的FPGA波形产生方法、装置、设备及存储介质，无需用户修改底层代码，由上位机配置波形数据，给用户带来了操作上的便利性。下面结合附图，对本发明实施例作进一步阐述。实施例一参照图1，本发明实施例一提供了一种远程配置的FPGA波形产生方法，其中的一种实施例包括但不限于以下步骤：步骤S1，FPGA软核接收到上位机发送过来的波形数据包。在本实施例中，本步骤首先使得FPGA与上位机建立连接，然后使用者在上位机一端对波形数据进行配置，然后配置数据生成波形数据包，然后向FPGA进行波形数据的传送。步骤S2，FPGA软核将接收到的波形数据包存储到BRAM中。在本实施例中，本步骤FPGA软核将接收到的波形数据包存储到BRAM中，以备后续的波形输出。步骤S3，FPGA软核为systemgenerator的IP核配置时钟芯片的频率。在本实施例中，本步骤FPGA软核为systemgenerator的IP核进行时钟频率配置，以供后续的系统使用。步骤S4，systemgenerator的IP核读取BRAM中存储的波形数据，使其经过滤波器和DDS模块处理。在本实施例中，本步骤systemgenerator的IP核读取BRAM中存储的波形数据，首先经过滤波器的插值和滤波处理，滤除谐波份量和改善镜像频率，然后利用DDS模块对信号进行频谱搬移、正交混频处理。步骤S5，systemgenerator的IP核将经过滤波器和DDS模块处理的波形数据存储到FIFO数据缓存器，控制波形数据输出以获得相对应波形。在本实施例中，本步骤systemgenerator的IP核将经过混频处理的数据存储到FIFO数据缓存器中，然后控制FIFO数据缓存器进行数据输出，再经过数模转换器，最终实现波形输出，不需要使用者对底层代码进行修改就能实现波形输出，简单又快捷。参照图2，本实施例的步骤S1中，可以包括但不限于以下步骤：步骤S11，FPGA与上位机建立连接并且通过UDP协议传输数据。在本实施例中，本步骤FPGA与上位机通过进行数据连接并且通过UDP协议进行数据传送；UDP协议是用户数据报协议，一种无连接的传输层协议，提供面向事务的简单不可靠信息传送服务。步骤S12，FPGA软核接收到上位机发送过来的波形数据包。在本实施例中，本步骤FPGA软核能够接收上位机发送过来的波形数据包。步骤S13，FPGA软核将波形数据包回送到上位机，进行校验。在本实施例中，本步骤FPGA软核接收到上位机发送过来的波形数据包后，还会给上位机回送波形数据包，从而使用者能够从上位机上对波形数据进行校验，从而使得波形的产生更具可靠性。参照图3，本实施例的步骤S2中，可以包括但不限于以下步骤：步骤S21，FPGA软核将接收到的波形数据包进行拼包处理。在本实施例中，本步骤FPGA软核将接收到的波形数据包进行拼包处理，使得波形数据包能够重新被拼接完整。步骤S22，FPGA软核将拼接完成的波形数据包通过AXI总线传送到BRAM中。在本实施例中，本步骤FPGA软核将拼接完成的波形数据包通过FPGA内部的AXI总线传送到BRAM中进行保存。参照图4，本实施例的步骤S4中，可以包括但不限于以下步骤：步骤S41，systemgenerator的IP核读取BRAM波形数据中的基带数据并发送到滤波器进行插值和滤波处理分成I、Q两路信号。在本实施例中，本步骤systemgenerator的IP核读取BRAM中的波形数据中的基带数据并经过滤波器插值和滤波处理，滤除谐波份量和改善镜像频率，分成I、Q两路信号。步骤S42，systemgenerator的IP核读取BRAM波形数据中的控制字并发送到DDS模块产生两路调节信号，两路调节信号分别与I、Q两路信号相乘，实现频谱搬移、正交混频。在本实施例中，本步骤systemgenerator的IP核读取BRAM波形数据中的控制字并发送到DDS模块产生两路调节信号，两路调节信号分别和I、Q两路信号相乘，实现频谱搬移和正交混频。步骤S43，systemgenerator的IP核读取BRAM波形数据中的增益值并与混频后的信号相乘。在本实施例中，本步骤systemgenerator的IP核读取BRAM波形数据中的增益值并与混频后的信号进行相乘，然后将各通道经过处理的信号进行相加。参照图5，本实施例的步骤S5中，可以包括但不限于以下步骤：步骤S51，systemgenerator的IP核将经过滤波器和DDS模块处理的波形数据存储到FIFO数据缓存器中。在本实施例中，本步骤systemgenerator的IP核将经过滤波器和DDS模块处理的波形数据存储到FIFO数据缓存器中。步骤S52，systemgenerator的IP核控制FIFO数据缓存器中的数据读取顺序。在本实施例中，本步骤systemgenerator的IP核控制FIFO数据缓存器中数据的读出顺序。步骤S53，systemgenerator的IP核将FIFO数据缓存器中的数据发送到数模转换器，实现波形输出。在本实施例中，本步骤systemgenerator的IP核将FIFO数据缓存器中暂存的数据读出到数模转换器，将数字信号转换为模拟信号，从而实现波形的输出。此外，本实施例还提供了一种远程配置的FPGA波形产生方法，FPGA与上位机建立连接并且通过UDP协议传输数据。FPGA与上位机通过进行数据连接并且通过UDP协议进行数据传送；UDP协议是用户数据报协议，一种无连接的传输层协议，提供面向事务的简单不可靠信息传送服务。FPGA软核能够接收上位机发送过来的波形数据包。软核接收到上位机发送过来的波形数据包后，还会给上位机回送波形数据包，从而使用者能够从上位机上对波形数据进行校验，从而使得波形的产生更具可靠性。FPGA软核将接收到的波形数据包进行拼包处理，使得波形数据包能够重新被拼接完整。systemgenerator的IP核将拼接完成的波形数据包通过FPGA内部的AXI总线传送到BRAM中进行保存。FPGA软核为systemgenerator的IP核进行时钟频率配置，以供systemgenerator的IP核使用。systemgenerator的IP核读取BRAM中的波形数据中的基带数据并经过滤波器插值和滤波处理，滤除谐波份量和改善镜像频率，分成I、Q两路信号。FPGA软核读取BRAM波形数据中的控制字并发送到DDS模块产生两路调节信号，两路调节信号分别和I、Q两路信号相乘，实现频谱搬移和正交混频。systemgenerator的IP核读取BRAM波形数据中的增益值并与混频后的信号进行相乘，然后将各通道经过处理的信号进行相加。systemgenerator的IP核将经过滤波器和DDS模块处理的波形数据存储到FIFO数据缓存器中。systemgenerator的IP核控制FIFO数据缓存器中数据的读出顺序。systemgenerator的IP核将FIFO数据缓存器中暂存的数据读出到数模转换器，将数字信号转换为模拟信号，从而实现波形的输出。在本实施例中，FPGA软核即为FPGA的CPU子系统，是FPGA的控制核心；FPGA软核能够与上位机进行数据连接，使用者只需要在上位机一端对波形类型及相关参数进行配置，然后转化为波形数据包，并且波形数据包能够同时包含有多路波形数据；FPGA软核接收到上位机发送过来的波形数据包，然后将波形数据包发送到BRAM进行存储处理，BRAM有较大的存储空间并且是FPGA定制的RAM资源；FPGA软核配置FPGA系统内部的时钟芯片频率，以供系统提供工作时钟；systemgenerator的IP核读取BRAM中存储的波形数据，经过滤波器和DDS模块处理后发送到波形数据缓存器中，然后控制波形数据缓存器中的数据进行读出，经过数模转换后产生对应的波形，从而使用者无需修改底层的代码就能够实现波形的输出，缩短了时间，实用性强，操作简单，灵活性高，给使用者带来了很大的便利性。实施例二参照图6，本发明实施例二提供了一种FPGA波形产生装置1000，包括：通信单元1100，用于FPGA和上位机之间的数据传递；存储单元1200，用于对FPGA中的数据进行存储处理，包括BRAM存储模块；时钟单元1300，用于为FPGA系统的运行提供时钟信号；控制单元1400，用于控制FPGA运行；数据处理单元1500，用于对接收到的信号进行混频和滤波处理；数据输出单元1600，用于对接收到的数据进行缓存并且将数字信号转换为模拟信号。其中，所述数据处理单元1500包括：滤波单元1510，用于对输入的数字信号进行滤波处理；混频单元1520，用于将DDS模块产生的调节信号与输入的数字信号相乘，进行频谱搬移、混频处理。其中，所述数据输出单元1600包括：数据缓存单元1610，用于将输出的数字信号进行缓冲暂存；数模转换单元1620，用于将接收到的数字信号转换为模拟信号，然后进行波形输出处理。需要说明的是，由于本实施例中的FPGA波形产生装置与上述实施例一中的远程配置的FPGA波形产生方法基于相同的发明构思，因此，方法实施例一中的相应内容同样适用于本装置实施例，此处不再详述。通过上述技术方案可知，实施例二的有益效果在于：利用通信单元1100，FPGA波形产生装置1000与上位机进行连接，并且能够进行数据传输；时钟单元1300为FPGA波形产生装置1000提供时钟信号，使得装置能够顺利平稳运行；控制单元1400能够将上位机传送过来的波形数据包存储到存储单元1200中；数据处理单元1500中的滤波单元1510能够将存储单元1200中的基带数据进行插值和滤波处理，混频单元1520能够对波形数据进行频谱搬移和正交混频处理；数据输出单元1600中的数模缓存单元1610能够对混频信号进行缓存处理，数模转换单元1620能够对输出的数字信号进行转换处理，从而输出波形信号，使得使用者能够利用上位机配置波形数据而无需修改底层工程代码，就能产生相对应的波形，使得波形产生更加简单、方便和快捷，大大缩短了时间周期，实用性强，操作简单，灵活性高，给使用者带来了很大的便利性。实施例三参照图7，本发明实施三提供了一种FPGA波形产生设备，具体地，该FPGA波形产生设备300包括一个或者多个控制处理器301和存储器302，图7中以一个控制处理器301为例。控制处理器301和存储器302可以通过总线或者其他方式连接，图7中以通过总线连接为例。存储器302作为一种非暂态FPGA波形产生设备可读存储介质，可用于存储非暂态软件程序、非暂态性FPGA波形产生设备可执行程序以及模块，如本发明实施例中的远程配置的FPGA波形产生方法对应的程序指令模块，例如，图6中所示的通信单元1100、控制单元1400、时钟单元1300、存储单元1200、数据输出单元1600、数据处理单元1500。控制处理器301通过运行存储在存储器302中的非暂态软件程序、指令以及模块，从而执行FPGA波形产生装置1000的各种功能应用以及数据处理，即实现上述方法实施例的远程配置的FPGA波形产生方法。存储器302可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据FPGA波形产生装置1000的使用所创建的数据等。此外，存储器302可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施方式中，存储器302可选包括相对于控制处理器301远程设置的存储器，这些远程存储器可以通过网络连接至该数字接收机设备300。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。所述一个或者多个模块存储在所述存储器302中，当被所述一个或者多个控制处理器301执行时，执行上述方法实施例中的远程配置的FPGA波形产生方法，例如，执行以上描述的图1中的方法步骤S1至S5，实现图6中的单元1100－1620的功能。实施例四本发明实施例四还提供了一种FPGA存储介质，所述FPGA存储介质存储有FPGA可执行指令，该FPGA可执行指令被一个或多个控制处理器执行，例如，被图7中的一个控制处理器301执行，可使得上述一个或多个控制处理器301执行上述方法实施例中的远程配置的FPGA波形产生方法，例如，执行以上描述的图1中的方法步骤S1至S5，实现图6中的单元1100－1620的功能。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。通过以上的实施方式的描述，本领域技术人员可以清楚地了解到各实施方式可借助软件加通用硬件平台的方式来实现。本领域技术人员可以理解实现上述实施例方法中的全部或部分流程是可以通过打印机程序来指令相关的硬件来完成，所述的程序可存储于一打印机可读取存储介质中，该程序在执行时，可包括如上述方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体或随机存储记忆体等。以上所述，只是本发明的较佳实施例而已，本发明并不局限于上述实施方式，只要其以相同的手段达到本发明的技术效果，都应属于本发明的保护范围。

权利要求：1.一种远程配置的FPGA波形产生方法，其特征在于：包括：FPGA软核接收到上位机发送过来的波形数据包；FPGA软核将接收到的波形数据包存储到BRAM中；FPGA软核为systemgenerator的IP核配置时钟芯片的频率；systemgenerator的IP核读取BRAM中存储的波形数据，使其经过滤波器和DDS模块处理；systemgenerator的IP核将经过滤波器和DDS模块处理的波形数据存储到FIFO数据缓存器，控制波形数据输出以获得相对应波形。2.根据权利要求1所述的一种远程配置的FPGA波形产生方法，其特征在于：所述FPGA软核接收到上位机发送过来的波形数据包，包括：FPGA与上位机建立连接并且通过UDP协议传输数据；FPGA软核接收到上位机发送过来的波形数据包；FPGA软核将波形数据包回送到上位机，进行校验。3.根据权利要求1所述的一种远程配置的FPGA波形产生方法，其特征在于：所述FPGA软核将接收到的波形数据包存储到BRAM中，包括：FPGA软核将接收到的波形数据包进行拼包处理；FPGA软核将拼接完成的波形数据包通过AXI总线传送到BRAM中。4.根据权利要求1所述的一种远程配置的FPGA波形产生方法，其特征在于：所述systemgenerator的IP核读取BRAM中存储的波形数据，使其经过滤波器和DDS模块处理，包括：systemgenerator的IP核读取BRAM波形数据中的基带数据并发送到滤波器进行插值和滤波处理分成I、Q两路信号；systemgenerator的IP核读取BRAM波形数据中的控制字并发送到DDS模块产生两路调节信号，两路调节信号分别与I、Q两路信号相乘，实现频谱搬移、正交混频；systemgenerator的IP核读取BRAM波形数据中的增益值并与混频后的信号相乘。5.根据权利要求1所述的一种远程配置的FPGA波形产生方法，其特征在于：所述systemgenerator的IP核将经过滤波器和DDS模块处理的波形数据存储到FIFO数据缓存器，控制波形数据输出以获得相对应波形，包括：systemgenerator的IP核将经过滤波器和DDS模块处理的波形数据存储到FIFO数据缓存器中；systemgenerator的IP核控制FIFO数据缓存器中的数据读取顺序；systemgenerator的IP核将FIFO数据缓存器中的数据发送到数模转换器，实现波形输出。6.一种应用权利要求1－5任一所述的远程配置的FPGA波形产生方法的FPGA波形产生装置，其特征在于：包括：通信单元，用于FPGA和上位机之间的数据传递；存储单元，用于对FPGA中的数据进行存储处理；时钟单元，用于为FPGA系统的运行提供时钟信号；控制单元，用于控制FPGA运行；数据处理单元，用于对接收到的信号进行混频和滤波处理；数据输出单元，用于对接收到的数据进行缓存并且将数字信号转换为模拟信号。7.根据权利要求6所述的一种FPGA波形产生装置，其特征在于：所述数据处理单元包括：滤波单元，用于对输入的数字信号进行滤波处理；混频单元，用于将DDS模块产生的调节信号与输入的数字信号相乘，进行频谱搬移、混频处理。8.根据权利要求6所述的一种FPGA波形产生装置，其特征在于：所述数据输出单元包括：数据缓存单元，用于将输出的数字信号进行缓冲暂存；数模转换单元，用于将接收到的数字信号转换为模拟信号，然后进行波形输出处理。9.一种FPGA波形产生设备，其特征在于：包括至少一个控制处理器和用于与所述至少一个控制处理器通信连接的存储器；所述存储器存储有可被所述至少一个控制处理器执行的指令，所述指令被所述至少一个控制处理器执行，以使所述至少一个控制处理器能够执行如权利要求1－5任一项所述的远程配置的FPGA波形产生方法。10.一种FPGA存储介质，其特征在于：所述FPGA存储介质存储有FPGA可执行指令，所述FPGA可执行指令用于使FPGA执行如权利要求1－5任一所述的远程配置的FPGA波形产生方法。

百度查询： 中科院计算技术研究所南京移动通信与计算创新研究院 一种远程配置的FPGA波形产生方法、装置、设备及存储介质

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD