申请/专利权人：电子科技大学

申请日：2019-03-01

公开（公告）日：2021-04-23

公开（公告）号：CN109861761B

主分类号：H04B10/69(20130101)

分类号：H04B10/69(20130101)

优先权：

专利状态码：有效-授权

法律状态：2021.04.23#授权;2019.07.02#实质审查的生效;2019.06.07#公开

摘要：一种基于峰值采样的CMOS高速光接收电路，属于模拟集成电路技术领域。包括光电二极管、跨阻放大器、第一比较器、峰值检测模块、第二比较器、D触发器和延迟模块，光电二极管的输出电流连接跨阻放大器的输入端；峰值检测模块的输入端连接跨阻放大器的输出端、第一比较器的正向输入端和第二比较器的负向输入端，其输出端连接第二比较器的正向输入端；第二比较器的输出端一方面连接触发器的复位端，另一方面通过延迟模块后连接峰值检测模块的复位端；第一比较器的负向输入端连接基准电压，其输出端连接D触发器的时钟端；D触发器的数据输入端连接电源电压，其输出端作为光接收电路的输出端。本发明能够改善光接收电路输出占空比失真的问题。

主权项：1.一种基于峰值采样的CMOS高速光接收电路，包括光电二极管、跨阻放大器和第一比较器，光电二极管的输出电流连接跨阻放大器的输入端；其特征在于，所述光接收电路还包括峰值检测模块、第二比较器、D触发器和延迟模块，所述峰值检测模块的输入端连接跨阻放大器的输出端、第一比较器的正向输入端和第二比较器的负向输入端，其输出端连接第二比较器的正向输入端；第二比较器的输出端一方面连接D触发器的复位端，另一方面通过所述延迟模块后连接所述峰值检测模块的复位端；第一比较器的负向输入端连接基准电压，其输出端连接D触发器的时钟端；D触发器的数据输入端连接电源电压，其输出端作为所述光接收电路的输出端。

全文数据：一种基于峰值采样的CMOS高速光接收电路技术领域本发明属于模拟集成电路技术领域，具体涉及一种基于峰值采样的CMOS高速光接收电路。背景技术单片光电集成电路指的是根据光电子技术和微电子技术将光电器件光电二极管和发光二极管和电学器件场效应晶体管和双极性晶体管集成在同一衬底上的新型集成电路，其关键在于利用光接收电路实现光信号到电信号的转换和处理。单片光电集成电路兼具了光电器件高传输带宽、高处理速度和电学器件高集成度、小尺寸的特点。进入后摩尔时代以来，多种优势的融合技术是发展的趋势，单片光电集成电路凭借其高速、高可靠性和小尺寸的特性在光纤通信、光计算机系统、光存储、军事、航空航天等多个领域发挥着重要的作用。常见的光接收电路结构如图1，由光电二极管PD，Photodiode、跨阻放大器TIA，Trans-ImpedanceAmplifier、比较器、电流基准、输出驱动等模块构成。光接收电路的工作原理为：对发光二极管LED，LightEmittingDiode施加激励产生光脉冲信号照射到PD光敏面上，PD实现光信号到电流信号的转换，电流信号输入TIA实现电流信号到电压信号的转换，TIA输出的电压信号接入比较器，比较器充当模数转换器的功能ADC，AnalogtoDigitalConverter，所以当TIA输出达到比较器翻转阈值时，比较器就会翻转一次，从而表示光信号的探测结果。在传统光接收电路中，比较器的阈值电平为外部给定的恒定基准电压Vref，如图2所示是比较器的输出波形占空比失真的两类情况，P为光脉冲信号，IP是光电二极管的电流信号，VTIA是跨阻放大器的输出电压，Vout,comp是比较器的输出电压，图2a表示情况1当TIA的输出VTIA摆幅较大，若对阈值电平的设置不合适会导致比较器占空比失真；图2b表示情况2当光电流频率增加时，由于PD存在光电流拖尾的现象，光电流下降沿较长，电流未泄放到零时，下一次光脉冲很快来到，也会导致比较器的输出波形占空比失真，RR＝高电平脉宽低电平脉宽表示占空比失真程度，占空比失真程度与频率的变化曲线如图3，可以看到频率越高，占空比失真情况越严重。并且一定时间后，VTIA的静态电平将升高，若大于Vref值，比较器将不会翻转，导致功能失效。在数字通信系统中，用低电平传播延迟tPHL和输出高电平传播延迟tPLH之差|tPHL-tPLH|表示脉宽失真，用脉宽失真定量描述占空比失真的程度，若存在严重的脉宽失真，可能会导致后级的系统功能出错。发明内容针对上述传统电路存在的输出占空比失真的问题，本发明提出了一种基于峰值采样的高速光接收电路，结构简单，能够克服光拖尾电流，改善光接收电路输出占空比失真的问题，实现高速场合的光信号探测和处理。本发明的技术方案是：一种基于峰值采样的CMOS高速光接收电路，包括光电二极管、跨阻放大器和第一比较器，光电二极管的输出电流连接跨阻放大器的输入端；所述光接收电路还包括峰值检测模块、第二比较器、D触发器和延迟模块，所述峰值检测模块的输入端连接跨阻放大器的输出端、第一比较器的正向输入端和第二比较器的负向输入端，其输出端连接第二比较器的正向输入端；第二比较器的输出端一方面连接D触发器的复位端，另一方面通过所述延迟模块后连接所述峰值检测模块的复位端；第一比较器的负向输入端连接基准电压，其输出端连接D触发器的时钟端；D触发器的数据输入端连接电源电压，其输出端作为所述光接收电路的输出端。具体的，所述峰值检测模块包括电阻、第一电容、第一电流源、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管，第三PMOS管的栅极作为所述峰值检测模块的输入端，其源极连接第一PMOS管的漏极和第二PMOS管的源极，其漏极连接第一NMOS管和第二NMOS管的栅极以及第三NMOS管的栅极和漏极；第一PMOS管的栅极连接第一偏置电压，其源极连接第四PMOS管和第五PMOS管的源极并连接电源电压；第四NMOS管的栅极连接第一NMOS管、第二NMOS管和第二PMOS管的漏极，其漏极连接第五PMOS管的栅极、第四PMOS管的栅极和漏极，其源极连接第一NMOS管、第二NMOS管和第三NMOS管的源极并接地；第五NMOS管的栅极作为所述峰值检测模块的复位端，其漏极连接第五PMOS管的漏极和第二PMOS管的栅极并作为所述峰值检测电路的输出端，其源极通过电阻后接地；所述峰值检测模块的输出端分别通过第一电容和第一电流源后接地。具体的，所述第一比较器和第二比较器结构相同，所述第一比较器包括第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管和第十二NMOS管，第七NMOS管的栅极作为所述第一比较器的正向输入端，其漏极连接第八PMOS管的漏极、第九PMOS管和第十一PMOS管的栅极以及第十PMOS管的栅极和漏极，其源极连接第六NMOS管的源极和第十NMOS管的漏极；第六NMOS管的栅极作为所述第一比较器的负向输入端，其漏极连接第九PMOS管的漏极、第六PMOS管和第八PMOS管的栅极以及第七PMOS管的栅极和漏极；第十NMOS管的栅极连接第二偏置电压，其源极连接第八NMOS管、第九NMOS管、第十一NMOS管和第十二NMOS管的源极并接地；第八NMOS管的栅极连接第九NMOS管的栅极，其漏极连接第六PMOS管的漏极；第十二PMOS管的栅极连接第十一NMOS管的栅极、第九NMOS管和第十一PMOS管的漏极，其源极连接第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管和第十三PMOS管的源极并连接电源电压，其漏极连接第十一NMOS管的漏极、第十二NMOS管和第十三PMOS管的栅极；第十二NMOS管的漏极连接第十三PMOS管的漏极并作为所述第一比较器的输出端。具体的，所述延迟模块包括两个串联的反相器。本发明的有益效果为：本发明通过在跨阻放大器输出电压的峰值时刻将光接收电路输出归零，克服光拖尾电流，改善跨阻放大器输出波形在光电流下降沿时的占空比失真的问题，适用于实现高速场合的光信号探测和处理。附图说明图1为传统光接收电路的基本结构示意图。图2为光接收电路中比较器波形占空比失真的两类情况的波形示意图。图3为占空比失真与频率的变化曲线图。图4为本发明提出的一种基于峰值采样的高速光接收电路的结构示意图。图5为本发明提出的一种基于峰值采样的高速光接收电路的工作时序图。图6为本发明提出的一种基于峰值采样的高速光接收电路中峰值检测模块的一种实现形式。图7为本发明提出的一种基于峰值采样的高速光接收电路中第一比较器的一种实现形式。图8为峰值检测模块的瞬态响应曲线。图9为本发明提出的一种基于峰值采样的高速光接收电路和传统光接收电路的时序图对比图。图10为脉宽失真与占空比改善程度与频率关系的变化曲线。具体实施方式下面结合附图和具体实施例对本发明的技术方案做进一步说明。本发明提出的一种基于峰值采样的CMOS高速光接收电路如图4所示，包括光电二极管、跨阻放大器TIA、第一比较器、峰值检测模块、第二比较器、D触发器和延迟模块，光电二极管的输出电流连接跨阻放大器的输入端；峰值检测模块的输入端连接跨阻放大器的输出端、第一比较器的正向输入端和第二比较器的负向输入端，其输出端连接第二比较器的正向输入端；第二比较器的输出端一方面连接D触发器的复位端，另一方面通过延迟模块后连接峰值检测模块的复位端；第一比较器的负向输入端连接基准电压Vref，其输出端连接D触发器的时钟端；D触发器的数据输入端连接电源电压VDD，其输出端作为光接收电路的输出端。延迟模块可以由两个串联的反相器构成。光电二极管PD等效为一个电流源Ipulse并联一个电容C模型。跨阻放大器TIA经第一比较器的输出Vout1为传统光接收电路的输出结果，接入D触发器的时钟端CP，峰值检测模块经第二比较器的输出Vout2接由反相器构成的延迟模块延迟后作为D触发器的复位信号，第二比较器的输出Vout2作为D触发器的复位信号，D触发器输出端Q端的输出波形为本发明提出的光接收电路的输出，用于表示光信号的探测结果。该电路的工作时序图如图5，第一比较器的阈值电平是外部给定的基准电压Vref，电压值等于跨阻放大器TIA输出电压的静态值，是一个定值；第二比较器的阈值电平为跨阻放大器的输出，跟随跨阻放大器输出电压的变化而变化；当跨阻放大器TIA输出达到第一比较器的阈值电平即基准电压Vref时，第一比较器的输出Vout1翻转，使高电平触发的D触发器输出一个高电平；当跨阻放大器TIA输出达到峰值电压时，第二比较器的输出Vout2翻转，复位D触发器，这样可在峰值时刻使光接收电路输出归零，改善TIA输出波形下降沿带来的占空比失真。如图6所示给出了峰值检测模块的一种实现形式，包括电阻R1、第一电容C1、第一电流源Ibias、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4和第五PMOS管MP5，第三PMOS管MP3的栅极作为峰值检测模块的输入端，其源极连接第一PMOS管MP1的漏极和第二PMOS管MP2的源极，其漏极连接第一NMOS管MN1和第二NMOS管MN2的栅极以及第三NMOS管MN3的栅极和漏极；第一PMOS管MP1的栅极连接第一偏置电压Vbias1，其源极连接第四PMOS管MP4和第五PMOS管MP5的源极并连接电源电压VDD；第四NMOS管MN4的栅极连接第一NMOS管MN1、第二NMOS管MN2和第二PMOS管MP2的漏极，其漏极连接第五PMOS管MP5的栅极、第四PMOS管MP4的栅极和漏极，其源极连接第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3的源极并接地GND；第五NMOS管MN5的栅极作为峰值检测模块的复位端，其漏极连接第五PMOS管MP5的漏极和第二PMOS管MP2的栅极并作为峰值检测电路的输出端，其源极通过电阻R1后接地GND；峰值检测模块的输出端分别通过第一电容C1和第一电流源Ibias后接地GND。第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3构成差分运放，本实施例中采用P输入对管提高了输入电压的共模范围，第四NMOS管MN4、第四PMOS管MP4和第五PMOS管MP5构成电流镜，第五NMOS管MN5用于复位。第五PMOS管MP5的漏极作为反馈接第二PMOS管MP2的栅极第一比较器和第二比较器可以采用相同的结构，以第一比较器为例，如图7所示给出了一种正反馈结构的高速比较器，包括第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11和第十二NMOS管MN12，第七NMOS管MN7的栅极作为第一比较器的正向输入端，其漏极连接第八PMOS管MP8的漏极、第九PMOS管MP9和第十一PMOS管MP11的栅极以及第十PMOS管MP10的栅极和漏极，其源极连接第六NMOS管MN6的源极和第十NMOS管MN10的漏极；第六NMOS管MN6的栅极作为第一比较器的负向输入端，其漏极连接第九PMOS管MP9的漏极、第六PMOS管MP6和第八PMOS管MP8的栅极以及第七PMOS管MP7的栅极和漏极；第十NMOS管MN10的栅极连接第二偏置电压Vbias2，其源极连接第八NMOS管MN8、第九NMOS管MN9、第十一NMOS管MN11和第十二NMOS管MN12的源极并接地GND；第八NMOS管MN8的栅极连接第九NMOS管MN9的栅极，其漏极连接第六PMOS管MP6的漏极；第十二PMOS管MP12的栅极连接第十一NMOS管MN11的栅极、第九NMOS管MN9和第十一PMOS管MP11的漏极，其源极连接第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11和第十三PMOS管MP13的源极并连接电源电压VDD，其漏极连接第十一NMOS管MN11的漏极、第十二NMOS管MN12和第十三PMOS管MP13的栅极；第十二NMOS管MN12的漏极连接第十三PMOS管MP13的漏极并作为第一比较器的输出端。第一比较器的正输入端作为电压输入端连接跨阻放大器输出端，其负输入端作为阈值电压输入端连接基准电压Vref，第二比较器的正输入端作为电压输入端连接峰值检测模块的输出端，其负输入端作为阈值电压输入端连接跨阻放大器的输出端，为防止衬底偏置效应，所有PMOS管的衬底均接电源电压VDD，所有NMOS管的衬底均接地GND。本实施例中电源电压VDD电压值为5V，第一偏置电压Vbias1电压值为3V，第二偏置电压Vbias2电压值为1V。本发明的工作原理为：峰值检测模块中，差分运放为单端输出的带有源负载的运放，为提供较大的跨导、低增益和高带宽将输入管第二PMOS管MP2和第三PMOS管MP3尺寸设置较大，能最大化环路的响应速度，运放的负反馈环路使得输出信号能最大程度的跟随输入信号变化。第四NMOS管MN4、第四PMOS管MP4和第五PMOS管MP5构成电流镜，当差分运放输入两端的电压不同时，输出端会产生一个电流，该电流按照一定比例通过电流镜镜像给电容充电。和第一电容C1并联的开关管第五NMOS管MN5受复位信号RESET控制，RESET信号为峰值检测模块通过第二比较器后的输出信号，即每探测到一个波峰经过反相器构成的延迟单元产生短时间的延迟后就给第一电容C1放电。并联的第一电流源Ibias可为多余的镜像电流提供泄放通路，避免输出电压发生过冲，本实施例中采用nA级的电流源。正向峰值检测模块的工作分为电压跟随和保持两个阶段，具体工作原理为：1、跟随阶段：峰值检测模块输入电压VIN增加时，输入电压VIN大于第一电容C1的电压Vc即VINVc，差分运放输出端的电流通过电流镜按一定比例镜像到第一电容C1上，给第一电容C1充电，负反馈回路使第一电容C1的电压Vc跟随VIN增加直到VIN＝Vc；2、保持阶段：当Vc跟随VIN增加达到峰值信号Vpeak1即峰值检测模块输入电压VIN的第一个波峰后，VIN开始下降，第一电容C1的电压Vc保持Vpeak1不变并接入第二比较器的电压输入端Vin即正向输入端，峰值检测模块的输入信号VIN接入第二比较器的负向输入端即即阈值电平输入端Vref，此时第二比较器中正向输入端电压大于负向输入端电压VinVref，第二比较器将输出一个高电平，该触发的高电平即代表峰值检测模块的输入信号VIN的一个正向峰值。为更好的观察峰值检测模块的工作阶段，在光探测频率f＝10M且不施加复位信号的情况下，正向峰值检测模块的输出波形V+如图8，可以看到正向峰值检测模块的输出电压V+跟随其输入电压VIN变化，达到峰值信号Vpeak后峰值检测模块的输出电压V+进入保持阶段，但由于第一电流源的作用峰值检测模块的输出电压V+略有下降。该电路可对连续多个正向峰值信号进行采样。第一比较器和第二比较器均作为数模转换器ADC，实现功能为：当比较器正向输入端电压Vin比较器负向输入端电压Vref时，该比较器翻转输出一个高电平，否则将输出一个低电平，将峰值检测模块的模拟信号转换成数字信号。峰值检测模块经第二比较器后的输出波形Vout2的上升沿分别代表探测到一个波峰信号。利用峰值检测模块的采样结果作为D触发器的复位信号，D触发器的数据端D端信号接电源电压VDD，时钟端CP接与跨阻放大器TIA相连的第一比较器的输出。当跨阻放大器输出电压VTIA超过第一比较器的阈值电平及基准电压Vref，第一比较器输出的高电平触发D触发器，当跨阻放大器的输出电压VTIA达到峰值信号后开始下降，此时峰值检测模块检测到波峰，通过第二比较器产生一个高电平作为D触发器的复位信号使D触发器归零，这样D触发器输出在跨阻放大器输入信号的下降沿阶段即光电流下降沿始终保持低电平，忽略了长时间的下降沿对波形的影响。在光探测频率f＝20MHz的条件下，从图9可以看到，传统光接收电路的输出波形Vout1占空比失真严重，而本发明提出的光接收电路输出波形Q占空比约为66％，脉宽失真控制在3.5ns以内。可见本发明提出的光接收电路相比传统的光接收电路更适应于高速应用。针对传统光接收电路，本发明电路对其脉宽失真的改善随频率变化的曲线如图10所示，用传统电路的脉宽失真和本发明电路的脉宽失真之差Δ|tPHL-tPLH|表示其改善程度，传统方式下的波形占空比和本发明下的占空比之差ΔPWB表示占空比的改善程度。脉宽失真在光电流频率为5MHZ时最高改善了37ns，占空比在20MHZ时最高改善了约30％，改善效果显著。综上所述，本发明提出的一种基于峰值采样的光接收电路，第一比较器的输出作为传统方式的光接收电路的输出，第二比较器的输出为正向峰值的采样结果，每采样到一个正向峰值就会在一定延迟后给开关管复位，为第一电容C1放电准备下一次采样。D触发器在跨阻放大器TIA输出超过第一比较器的阈值电压即设置的基准电压时翻转，探测到跨阻放大器TIA输出的正向峰值时即下降沿来临时第二比较器输出使D触发器输出归零，避免了较长的下降沿影响，能够克服背景技术中提到的导致占空比失真的情况2，即PD光电流拖尾现象带来的输出波形占空比失真的问题，能够实现高速场合的光信号探测和处理；另外传统光接收电路需要考虑比较器阈值电平设置是否合适，而本发明的结构中不需考量第一比较器的阈值电平设置多大比较合适，直接设置为跨阻放大器TIA输出电压的静态电压，所以也不存在背景技术中提到的导致占空比失真的情况1中设置不合适带来的占空比失真的问题。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

权利要求：1.一种基于峰值采样的CMOS高速光接收电路，包括光电二极管、跨阻放大器和第一比较器，光电二极管的输出电流连接跨阻放大器的输入端；其特征在于，所述光接收电路还包括峰值检测模块、第二比较器、D触发器和延迟模块，所述峰值检测模块的输入端连接跨阻放大器的输出端、第一比较器的正向输入端和第二比较器的负向输入端，其输出端连接第二比较器的正向输入端；第二比较器的输出端一方面连接D触发器的复位端，另一方面通过所述延迟模块后连接所述峰值检测模块的复位端；第一比较器的负向输入端连接基准电压，其输出端连接D触发器的时钟端；D触发器的数据输入端连接电源电压，其输出端作为所述光接收电路的输出端。2.根据权利要求1所述的基于峰值采样的CMOS高速光接收电路，其特征在于，所述峰值检测模块包括电阻、第一电容、第一电流源、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管，第三PMOS管的栅极作为所述峰值检测模块的输入端，其源极连接第一PMOS管的漏极和第二PMOS管的源极，其漏极连接第一NMOS管和第二NMOS管的栅极以及第三NMOS管的栅极和漏极；第一PMOS管的栅极连接第一偏置电压，其源极连接第四PMOS管和第五PMOS管的源极并连接电源电压；第四NMOS管的栅极连接第一NMOS管、第二NMOS管和第二PMOS管的漏极，其漏极连接第五PMOS管的栅极、第四PMOS管的栅极和漏极，其源极连接第一NMOS管、第二NMOS管和第三NMOS管的源极并接地；第五NMOS管的栅极作为所述峰值检测模块的复位端，其漏极连接第五PMOS管的漏极和第二PMOS管的栅极并作为所述峰值检测电路的输出端，其源极通过电阻后接地；所述峰值检测模块的输出端分别通过第一电容和第一电流源后接地。3.根据权利要求1或2所述的基于峰值采样的CMOS高速光接收电路，其特征在于，所述第一比较器和第二比较器结构相同，所述第一比较器包括第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管和第十二NMOS管，第七NMOS管的栅极作为所述第一比较器的正向输入端，其漏极连接第八PMOS管的漏极、第九PMOS管和第十一PMOS管的栅极以及第十PMOS管的栅极和漏极，其源极连接第六NMOS管的源极和第十NMOS管的漏极；第六NMOS管的栅极作为所述第一比较器的负向输入端，其漏极连接第九PMOS管的漏极、第六PMOS管和第八PMOS管的栅极以及第七PMOS管的栅极和漏极；第十NMOS管的栅极连接第二偏置电压，其源极连接第八NMOS管、第九NMOS管、第十一NMOS管和第十二NMOS管的源极并接地；第八NMOS管的栅极连接第九NMOS管的栅极，其漏极连接第六PMOS管的漏极；第十二PMOS管的栅极连接第十一NMOS管的栅极、第九NMOS管和第十一PMOS管的漏极，其源极连接第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管和第十三PMOS管的源极并连接电源电压，其漏极连接第十一NMOS管的漏极、第十二NMOS管和第十三PMOS管的栅极；第十二NMOS管的漏极连接第十三PMOS管的漏极并作为所述第一比较器的输出端。4.根据权利要求1所述的基于峰值采样的CMOS高速光接收电路，其特征在于，所述延迟模块包括两个串联的反相器。

百度查询： 电子科技大学 一种基于峰值采样的CMOS高速光接收电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD