申请/专利权人：西南电子技术研究所(中国电子科技集团公司第十研究所)

申请日：2021-02-10

公开（公告）日：2021-04-27

公开（公告）号：CN112711925A

主分类号：G06F30/34(20200101)

分类号：G06F30/34(20200101);G06F115/10(20200101)

优先权：

专利状态码：有效-授权

法律状态：2022.10.28#授权;2021.05.14#实质审查的生效;2021.04.27#公开

摘要：本发明公开的一种虚拟化EMIF总线DSP软件设计方法，旨在提供一种接口移植简单，系统集成效率高，高数据传输速率的虚拟化EMIF总线的软件设计方法。发明通过下述技术方案予以实现：PS单元作为主设备对PL单元中的寄存器进行读写访问；PL单元作为从设备被动接收PS单元写入数据；PS单元通过虚拟化EMIF写操作FPGA软件，写入的数据经PL单元数据FIFO缓存处理后，发送至FPGA软件，通过对Aurora总线的数据线进行编码方式实现PS单元访问地址、数据、单个寄存器读写标识、任意长度RAM或FIFO读写字段的合并，以软件虚拟化的方式，对FPGA软件中的任意寄存器、任意长度字段的RAM进行读写访问。

主权项：1.一种虚拟化EMIF总线DSP软件设计方法，其特征在于：采用内含PS单元+PL单元的ZYNQ芯片作为测控系统主控单元，ZYNQ芯片通过高速串行Aurora总线互连FPGA芯片；PS单元作为主设备，通过Bram_Ctrl总线对PL单元中的寄存器进行读写访问；PL单元作为从设备，被动接收PS单元写入数据或者把数据准备好等待PS单元读取；PS单元通过Bram_Ctrl总线虚拟化EMIF写操作FPGA软件，写入的数据经PL单元数据FIFO缓存处理后，经PL单元的Aurora发送接口发送至FPGA软件的Aurora总线接收接口，按照事先约定的地址空间映射关系转换为对应寄存器进行输出；PS单元通过Bram_Ctrl总线虚拟化EMIF读操作FPGA软件，将需要读取的寄存器通过FPGA软件Aurora发送接口发送至PL单元的Aurora接收接口；PL单元接收到的数据经译码单元处理后写入到PS单元的Bram空间中；PS单元在通过Bram_Ctrl总线发送读取操作后，执行读取Bram空间的操作，对Aurora总线的数据线进行编码方式实现访问地址、数据、单个寄存器读写标识、任意长度RAM或FIFO读写字段的合并，以虚拟化EMIF总线对FPGA软件中的任意寄存器、任意长度字段的RAM或者FIFO进行读写访问。

全文数据：

权利要求：

百度查询： 西南电子技术研究所(中国电子科技集团公司第十研究所) 虚拟化EMIF总线DSP软件设计方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD