申请/专利权人：上海复旦微电子集团股份有限公司

申请日：2019-06-11

公开（公告）日：2021-09-21

公开（公告）号：CN110096091B

主分类号：G05F1/575(20060101)

分类号：G05F1/575(20060101)

优先权：

专利状态码：有效-授权

法律状态：2021.09.21#授权;2019.08.30#实质审查的生效;2019.08.06#公开

摘要：一种耐压亚阈值CMOS基准源电路，包含启动电路，主体电路和升压电路，启动电路用于保证主体电路的正常开启，所述的主体电路用于产生基准电压vbg，升压电路用于将基准电压vbg升高到基准参考电压vref。通过在电源电压vdd和基准电压vbg之间增加多层晶体管，提高了亚阈值CMOS基准源的耐压性，同时提高了亚阈值CMOS基准源的精度及电源电压抑制比。

主权项：1.一种耐压亚阈值CMOS基准源电路，其特征在于，包含：启动电路、主体电路和升压电路，所述的启动电路用于保证主体电路的正常开启，所述的主体电路用于产生基准电压vbg，所述的升压电路用于将基准电压vbg升高到基准参考电压vref；所述的启动电路包含第一偏置电路和二极管连接的第五MOS管M5；所述的第一偏置电路是一个共源共栅电流镜电路，其包含：第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4；所述的第一MOS管M1的漏极和栅极连接第三MOS管M3的源极，栅极连接第二MOS管M2的栅极，源极接地；所述的第二MOS管M2的漏极连接第四MOS管M4的源极，栅极连接第一MOS管M1的栅极，源极接地；所述的第三MOS管M3的漏极和栅极连接第一电阻R1，栅极连接第四MOS管M4的栅极，源极连接第一MOS管M1的漏极；所述的第四MOS管M4的漏极连接第五MOS管M5的源极，栅极连接第三MOS管M3的栅极，源极连接第二MOS管M2的漏极；所述的第五MOS管M5的栅极和漏极连接主体电路，且栅极和漏极短接，源极连接第一偏置电路；所述的主体电路包含：连接在基准电压vbg与接地端之间的亚阈值状态晶体管组合、连接在基准电压vbg与电源电压vdd之间的普通晶体管组合、以及至少一组叠加连接在基准电压vbg与电源电压vdd之间的高压晶体管组合，还包含二极管连接的第八MOS管M8；所述的亚阈值状态晶体管组合包含：工作在亚阈值状态的第六MOS管M6、第七MOS管M7、第十五MOS管M15；所述的第六MOS管M6的源极接地，栅极连接第七MOS管M7的漏极，漏极连接第八MOS管M8的源极；所述的第七MOS管M7的源极接地，栅极连接第十高压MOS管M10的漏极，漏极连接第六MOS管M6的栅极；所述的第十五MOS管M15的源极接地，栅极和源极通过第四电阻R4连接基准电压vbg；所述的高压晶体管组合包含：第九高压MOS管M9、第十高压MOS管M10、第十一高压MOS管M11；第九高压MOS管M9、第十高压MOS管M10和第十一高压MOS管M11是共源共栅管；所述的第九高压MOS管M9的源极连接第十二MOS管M12的漏极，栅极连接第八MOS管M8的栅极和漏极，漏极连接第十二MOS管M12、第十三MOS管M13和第十四MOS管M14的栅极；所述的第十高压MOS管M10的源极连接第十三MOS管M13的漏极，栅极连接第八MOS管M8的栅极和漏极，漏极连接第七MOS管M7的栅极；所述的第十一高压MOS管M11的源极连接第十四MOS管M14的漏极，栅极连接第八MOS管M8的栅极和漏极，漏极连接基准电压vbg；所述的第八MOS管M8的源极连接第六MOS管M6的漏极，栅极和漏极连接第五MOS管M5的栅极和漏极；所述的升压电路包含一级升压电路和二级升压电路；所述的一级升压电路包含：第二偏置电路、第三偏置电路、放大器输入对管、第四偏置电路、电流镜和二极管连接的第二十八MOS管M28；所述的二级升压电路包含：第三十一MOS管M31，串联在第三十一MOS管M31的漏极与基准参考电压vref之间的第五电阻R5和第六电阻R6，以及串联在基准参考电压vref和地之间的第七电阻R7和第八电阻R8；所述的升压电路中的一级升压电路中的第三偏置电路包含两个高压共源共栅管，第二十六高压MOS管M26和第二十七高压MOS管M27；所述的第二十六高压MOS管M26的源极连接第十九MOS管M19的漏极和第二十四MOS管M24的漏极，栅极连接第十七MOS管M17的栅极、第二十七高压MOS管M27的栅极、第三MOS管M3的栅极和漏极、以及第四MOS管M4的栅极，漏极连接第二十八MOS管M28的漏极和第二十九MOS管M29的漏极；所述的第二十七高压MOS管M27的源极连接第十八MOS管M18的漏极和第二十五MOS管M25的漏极，源极还连接到补偿电容C1的一端，而补偿电容C1的另一端连接至第五电阻R5和第六电阻R6之间，栅极连接第十七MOS管M17的栅极、第二十六高压MOS管M26的栅极、第三MOS管M3的栅极和漏极、以及第四MOS管M4的栅极，漏极连接第二十八MOS管M28的源极、第三十MOS管M30的漏极和第三十一MOS管M31的栅极。

全文数据：一种耐压亚阈值CMOS基准源电路技术领域本发明涉及一种耐压亚阈值CMOS基准源电路。背景技术随着工艺结点的不断下降，先进工艺下器件电压不断下降，但外部接口电平往往存在高压。在设计芯片过程中，通常需要耐压结构如电源电压为3.3V，器件耐压只有1.8V的基准源。其次，由于芯片规模庞大，为了减小芯片面积及功耗，有时会采用亚阈值CMOS结构的基准源。亚阈值状态MOS管是指MOSFET的栅源电压Vgs处在阈值电压VT以下但是又没有出现导电沟道的一种工作状态，即Vgs≤VT且表面势ψs≈费米势ψb即表面为弱反型的状态。这时还是有一股较小的电流通过器件，该电流即称为亚阈值电流。亚阈值电流虽然较小，但是它却能很好地够受到栅极电压的控制，所以亚阈值状态的MOSFET在低电压、低功耗应用时很有利，特别是在逻辑开关和存储器等的大规模集成电路应用中非常受到人们的重视。如图1所示，是目前使用的亚阈值CMOS结构的基准源，其中vbg是与温度无关的参考电压。启动电路由M5～M7组成，用于保证上电后M1～M4及M8管的正常开启。M1～M4、M8～M9及R1和R2组成CMOS基准源的主体电路。忽略M1～M2管阈值电压的差异并令I1＝I2＝I3＝I，有Vgs2+IR1＝Vgs1，Vgs是MOS管的栅源电压，从而得I＝Vgs1-Vgs2R1。M1、M2、M9工作在亚阈值状态，工作在亚阈值状态的晶体管有Vgs＝ξVTlnIdI0，其中ξ是一个大于1的非理想因子，VT＝kTqk是玻尔兹曼常数，T是绝对温度，q表示单位电荷的电荷量，Id为漏端电流，I0为反向饱和电流，M2、M1管的尺寸比为n。利用工作在亚阈值区的MOS器件的Vgs具有负温度系数以及不同电流密度下Vgs的差值具有正温度系数这一特性，可得正温度系数电流I＝ξVTlnnR1，正温度系数的电流I流入负温度系数的亚阈值M9管可得到与温度无关的基准电压表达式：vbg＝R2*ξVTlnnR1+Vgs9。图1中的亚阈值CMOS结构中，由于M1和M2管的衬底电位的不同，发生了衬偏效应，会导致两者阈值电压存在差异；M3和M4管的源漏电压的差异会影响电流镜像精度，从而影响基准电压精度；电源到地之间只有两层管子，该结构也无法耐高压；vdd上的扰动会直接作用在C点电位并通过M8管栅漏之间的寄生电容耦合到vbg，从而恶化高频电源电压抑制比。发明内容本发明提供一种耐压亚阈值CMOS基准源电路，提高了亚阈值CMOS基准源的耐压性，同时提高了亚阈值CMOS基准源的精度及电源电压抑制比。为了达到上述目的，本发明提供一种耐压亚阈值CMOS基准源电路，包含：启动电路和主体电路，所述的启动电路用于保证主体电路的正常开启，所述的主体电路用于产生基准电压vbg；所述的启动电路包含第一偏置电路和二极管连接的第五MOS管M5；所述的主体电路包含：连接在基准电压vbg与接地端之间的亚阈值状态晶体管组合、连接在基准电压vbg与电源电压vdd之间的普通晶体管组合、以及至少一组叠加连接在基准电压vbg与电源电压vdd之间的高压晶体管组合，还包含二极管连接的第八MOS管M8。第五MOS管M5的栅极和漏极连接主体电路，且栅极和漏极短接，源极连接第一偏置电路；所述的第一偏置电路是一个共源共栅电流镜电路，其包含：第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4；第一MOS管M1的漏极和栅极连接第三MOS管M3的源极，栅极连接第二MOS管M2的栅极，源极接地；第二MOS管M2的漏极连接第四MOS管M4的源极，栅极连接第一MOS管M1的栅极，源极接地；第三MOS管M3的漏极和栅极连接第一电阻R1，栅极连接第四MOS管M4的栅极，源极连接第一MOS管M1的漏极；第四MOS管M4的漏极连接第五MOS管M5的源极，栅极连接第三MOS管M3的栅极，源极连接第二MOS管M2的漏极。所述的亚阈值状态晶体管组合包含：工作在亚阈值状态的第六MOS管M6、第七MOS管M7、第十五MOS管M15；所述的普通晶体管组合包含：第十二MOS管M12、第十三MOS管M13、第十四MOS管M14；所述的高压晶体管组合包含：第九高压MOS管M9、第十高压MOS管M10、第十一高压MOS管M11，第九高压MOS管M9、第十高压MOS管M10和第十一高压MOS管M11是共源共栅管；第六MOS管M6的源极接地，栅极连接第七MOS管M7的漏极，漏极连接第八MOS管M8的源极；第七MOS管M7的源极接地，栅极连接第十高压MOS管M10的漏极，漏极连接第六MOS管M6的栅极；第八MOS管M8的源极连接第六MOS管M6的漏极，栅极和漏极连接第五MOS管M5的栅极和漏极；第九高压MOS管M9的源极连接第十二MOS管M12的漏极，栅极连接第八MOS管M8的栅极和漏极，漏极连接第十二MOS管M12、第十三MOS管M13和第十四MOS管M14的栅极；第十高压MOS管M10的源极连接第十三MOS管M13的漏极，栅极连接第八MOS管M8的栅极和漏极，漏极连接第七MOS管M7的栅极；第十一高压MOS管M11的源极连接第十四MOS管M14的漏极，栅极连接第八MOS管M8的栅极和漏极，漏极连接基准电压vbg；第十二MOS管M12的源极连接电源电压vdd，栅极连接第九高压MOS管M9的漏极，漏极连接第九高压MOS管M9的源极；第十三MOS管M13的源极连接电源电压vdd，栅极连接第九高压MOS管M9的漏极，漏极连接第十高压MOS管M10的源极；第十四MOS管M14的源极连接电源电压vdd，栅极连接第九高压MOS管M9的漏极，漏极连接第十一高压MOS管M11的源极；第十五MOS管M15的源极接地，栅极和源极通过第四电阻R4连接基准电压vbg。第二电阻R2连接在第八MOS管M8的漏极和第九高压MOS管M9的漏极之间；第三电阻R3连接在第七MOS管M7的漏极和第十高压MOS管M10的漏极之间；第四电阻R4连接在第十五MOS管M15的漏极和第十一高压MOS管M11的漏极之间。所述的耐压亚阈值CMOS基准源电路还包含升压电路，用于将基准电压vbg升高到基准参考电压vref，所述的升压电路包含一级升压电路和二级升压电路；所述的一级升压电路包含：第二偏置电路、第三偏置电路、放大器输入对管、第四偏置电路、电流镜和二极管连接的第二十八MOS管M28；所述的二级升压电路包含：第三十一MOS管M31，串联在第三十一MOS管M31的漏极与基准参考电压vref之间的第五电阻R5和第六电阻R6，以及串联在基准参考电压vref和地之间的第七电阻R7和第八电阻R8。所述的第二偏置电路包含叠加连接的第十六MOS管M16和第十七MOS管M17；所述的第三偏置电路包含第二十四MOS管M24和第二十五MOS管M25组成的尾电流源，以及两个高压共源共栅管第二十六高压MOS管M26和第二十七高压MOS管M27；所述的放大器输入对管包含第十八MOS管M18和第十九MOS管M19；所述的第四偏置电路是一个共源共栅电流镜电路，其包含第二十MOS管M20、第二十一MOS管M21、第二十二MOS管M22和第二十三MOS管M23；所述的电流镜包含第二十九MOS管M29和第三十MOS管M30；第十六MOS管M16的源极接地，栅极连接第二十四MOS管M24的栅极、第二十五MOS管M25的栅极、第一MOS管M1的栅极和漏极、以及第二MOS管M2的栅极，漏极连接第十七MOS管M17的源极；第十七MOS管M17的源极连接第十六MOS管M16的漏极，栅极连接第二十六高压MOS管M26的栅极、第二十七高压MOS管M27的栅极、第三MOS管M3的栅极和漏极、以及第四MOS管M4的栅极，漏极连接第二十MOS管M20的漏极和栅极；第十八MOS管M18的源极连接第二十一MOS管M21的漏极，栅极连接基准电压vbg，漏极连接第二十五MOS管M25的漏极和第二十七高压MOS管M27的源极；第十九MOS管M19的源极连接第二十一MOS管M21的漏极，栅极连接到第七电阻R7和第八电阻R8之间，漏极连接第二十四MOS管M24的漏极和第二十六高压MOS管M26的源极，而第七电阻R7和第八电阻R8串联在接地端和基准参考电压vref之间；第二十MOS管M20的源极连接第二十二MOS管M22的漏极和栅极，栅极连接第十七MOS管M17的漏极和第二十一MOS管M21的栅极，漏极连接第十七MOS管M17的漏极；第二十一MOS管M21的源极连接第二十三MOS管M23的漏极，栅极连接第二十MOS管M20的栅极和漏极，漏极连接第十八MOS管M18的源极和第十九MOS管M19的源极；第二十二MOS管M22的源极连接电源电压vdd，栅极连接第二十MOS管M20的源极和第二十三MOS管M23的栅极，漏极连接第二十MOS管M20的源极；第二十三MOS管M23的源极连接电源电压vdd，栅极连接第二十二MOS管M22的栅极和漏极，漏极连接第二十一MOS管M21的源极；第二十四MOS管M24的源极接地，栅极连接第十六MOS管M16的栅极、第二十五MOS管M25的栅极、第一MOS管M1的栅极和漏极、以及第二MOS管M2的栅极，漏极连接第十九MOS管M19的漏极和第二十六高压MOS管M26的源极；第二十五MOS管M25的源极接地，栅极连接第十六MOS管M16的栅极、第二十四MOS管M24的栅极、第一MOS管M1的栅极和漏极、以及第二MOS管M2的栅极，漏极连接第十八MOS管M18的漏极和第二十七高压MOS管M27的源极；第二十六高压MOS管M26的源极连接第十九MOS管M19的漏极和第二十四MOS管M24的漏极，栅极连接第十七MOS管M17的栅极、第二十七高压MOS管M27的栅极、第三MOS管M3的栅极和漏极、以及第四MOS管M4的栅极，漏极连接第二十八MOS管M28的漏极和第二十九MOS管M29的漏极；第二十七高压MOS管M27的源极连接第十八MOS管M18的漏极和第二十五MOS管M25的漏极，源极还通过补偿电容C1连接到基准参考电压vref，栅极连接第十七MOS管M17的栅极、第二十六高压MOS管M26的栅极、第三MOS管M3的栅极和漏极、以及第四MOS管M4的栅极，漏极连接第二十八MOS管M28的源极、第三十MOS管M30的漏极和第三十一MOS管M31的栅极；第二十八MOS管M28的源极连接第二十七高压MOS管M27的漏极、第三十MOS管M30的漏极和第三十一MOS管M31的栅极，栅极和漏极连接第二十六高压MOS管M26的漏极和第二十九MOS管M29的漏极；第二十九MOS管M29的源极连接电源电压vdd，栅极连接第三十MOS管M30的栅极，漏极连接第三十MOS管M30的栅极、第二十六高压MOS管M26的漏极和第二十八MOS管M28的漏极；第三十MOS管M30的源极连接电源电压vdd，栅极连接第二十九MOS管M29的栅极和漏极、第二十六高压MOS管M26的漏极和第二十八MOS管M28的漏极，漏极连接第二十七高压MOS管M27的漏极、第二十八MOS管M28的源极和第三十一MOS管M31的栅极；第三十一MOS管M31的源极连接电源电压vdd，栅极连接第二十七高压MOS管M27的漏极、第二十八MOS管M28的源极和第三十MOS管M30的漏极，漏极通过串联的第五电阻R5和第六电阻R6连接到基准参考电压vref。本发明用低压管实现耐高压，提高了亚阈值CMOS基准源的耐压性，同时提高了亚阈值CMOS基准源的精度及电源电压抑制比，可以适用于任何需要基准源的芯片系统附图说明图1是背景技术中亚阈值CMOS基准源的电路图。图2是本发明提供的一种耐压亚阈值CMOS基准源电路的电路图。具体实施方式以下根据图2具体说明本发明的较佳实施例。如图2所示，本发明提供一种耐压亚阈值CMOS基准源电路，同样利用工作在亚阈值状态晶体管的负温度系数及不同电流密度下亚阈值状态晶体管的栅源电压差具有正温度系数这一特性得到与温度无关的基准电压vbg。所述的耐压亚阈值CMOS基准源电路包含：启动电路、主体电路及升压电路。启动电路包含MOS管M1～M5及电阻R1，用于保证上电后M6～M15的正常开启。主体电路包含MOS管M6～M15及电阻R2～R4。升压电路包含MOS管M16～M31、电阻R5～R8及电容C1，用于将基准电压vbg升高到基准参考电压vref。通常来说，基准源主体电路产生的与温度无关的基准电压vbg在0.7V左右，如果需要0.7V以上的与温度无关的基准电压就需要用到升压电路，该升压电路增加了设计的灵活性。所述的启动电路包含：二极管连接通常栅极和漏极短接到一起的MOS管，被称为二极管连接的第五MOS管M5、第一电阻R1和第一偏置电路。第一电阻的一端连接电源电压vdd，另一端连接第一偏置电路。第五MOS管M5的栅极和漏极连接主体电路，且栅极和漏极短接，源极连接第一偏置电路。二极管连接的第五MOS管M5会消耗一定的电压裕度，在电源电压vdd较高时如3.3V保护第一偏置电路中的第二MOS管M2和第四MOS管M4管如M2和M4耐压只有1.8V。所述的第一偏置电路是一个共源共栅电流镜电路，其包含：第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4，第一MOS管M1的漏极和栅极连接第三MOS管M3的源极，栅极连接第二MOS管M2的栅极，源极接地；第二MOS管M2的漏极连接第四MOS管M4的源极，栅极连接第一MOS管M1的栅极，源极接地；第三MOS管M3的漏极和栅极连接第一电阻R1，栅极连接第四MOS管M4的栅极，源极连接第一MOS管M1的漏极；第四MOS管M4的漏极连接第五MOS管M5的源极，栅极连接第三MOS管M3的栅极，源极连接第二MOS管M2的漏极。所述的主体电路包含：连接在基准电压vbg与接地端之间的亚阈值状态晶体管组合、连接在基准电压vbg与电源电压vdd之间的普通晶体管组合、以及至少一组叠加连接在基准电压vbg与电源电压vdd之间的高压晶体管组合，还包含二极管连接的第八MOS管M8，二极管连接的第八MOS管M8会消耗一定的电压裕度，在电源电压vdd较高时如3.3V可以保护第六MOS管M6如M6的耐压只有1.8V。所述的亚阈值状态晶体管组合包含：工作在亚阈值状态的第六MOS管M6、第七MOS管M7、第十五MOS管M15。所述的普通晶体管组合包含：第十二MOS管M12、第十三MOS管M13、第十四MOS管M14。解决器件耐压问题的核心思想就是在可能存在耐压问题的晶体管上叠加一个或多个晶体管，每增加一层晶体管会消耗一定的电压裕度，也就可提高耐压。增加的晶体管层数越多，消耗的电压裕度就越多，但是电路设计的难度也会随之增加。实际增加的晶体管层数取决于电源电压的数值。在本实施例中，以增加一层晶体管为例，如图2所示，所述的高压晶体管组合包含：第九高压MOS管M9、第十高压MOS管M10、第十一高压MOS管M11，第九高压MOS管M9、第十高压MOS管M10和第十一高压MOS管M11是共源共栅管Cascode管。第六MOS管M6的源极接地，栅极连接第七MOS管M7的漏极，漏极连接第八MOS管M8的源极；第七MOS管M7的源极接地，栅极连接第十高压MOS管M10的漏极，漏极连接第六MOS管M6的栅极；第八MOS管M8的源极连接第六MOS管M6的漏极，栅极和漏极连接第五MOS管M5的栅极和漏极；第九高压MOS管M9的源极连接第十二MOS管M12的漏极，栅极连接第八MOS管M8的栅极和漏极，漏极连接第十二MOS管M12、第十三MOS管M13和第十四MOS管M14的栅极；第十高压MOS管M10的源极连接第十三MOS管M13的漏极，栅极连接第八MOS管M8的栅极和漏极，漏极连接第七MOS管M7的栅极；第十一高压MOS管M11的源极连接第十四MOS管M14的漏极，栅极连接第八MOS管M8的栅极和漏极，漏极连接基准电压vbg；第十二MOS管M12的源极连接电源电压vdd，栅极连接第九高压MOS管M9的漏极，漏极连接第九高压MOS管M9的源极；第十三MOS管M13的源极连接电源电压vdd，栅极连接第九高压MOS管M9的漏极，漏极连接第十高压MOS管M10的源极；第十四MOS管M14的源极连接电源电压vdd，栅极连接第九高压MOS管M9的漏极，漏极连接第十一高压MOS管M11的源极；第十五MOS管M15的源极接地，栅极和源极通过第四电阻R4连接基准电压vbg。另外，第二电阻R2连接在第八MOS管M8的漏极和第九高压MOS管M9的漏极之间；第三电阻R3连接在第七MOS管M7的漏极和第十高压MOS管M10的漏极之间；第四电阻R4连接在第十五MOS管M15的漏极和第十一高压MOS管M11的漏极之间。所述的升压电路包含一级升压电路和二级升压电路。所述的一级升压电路包含：第二偏置电路、第三偏置电路、放大器输入对管、第四偏置电路、电流镜和二极管连接的第二十八MOS管M28。所述的第二偏置电路包含叠加连接的第十六MOS管M16和第十七MOS管M17。所述的第三偏置电路包含第二十四MOS管M24和第二十五MOS管M25组成的尾电流源，以及两个高压共源共栅管第二十六高压MOS管M26和第二十七高压MOS管M27，第二十六高压MOS管M26和第二十七高压MOS管M27是为了保护第二十四MOS管M24和第二十五MOS管M25，也可以提高升压电路的增益。所述的放大器输入对管包含第十八MOS管M18和第十九MOS管M19，为升压电路提供跨导，用于保证负反馈环路具有一定增益。所述的第四偏置电路是一个共源共栅电流镜电路，其包含第二十MOS管M20、第二十一MOS管M21、第二十二MOS管M22和第二十三MOS管M23。所述的电流镜包含第二十九MOS管M29和第三十MOS管M30，用于保证第三偏置电路的电流平衡。偏置电路是保证电路功能的必要电路，必不可少。第二十八MOS管M28是保证电源电压vdd上电时第二十七高压MOS管M27的漏端和第三十一MOS管M31的栅端电位能跟随第二十六高压MOS管M26上升，如果没有第二十八MOS管M28，第二十七高压MOS管M27和第三十一MOS管M31容易出现耐压问题。M17、M26、M27分别提高了M16、M24、M25的耐压，M20和M21提高了M17～M19的耐压。所述的二级升压电路包含：第三十一MOS管M31，串联在第三十一MOS管M31的漏极与基准参考电压vref之间的第五电阻R5和第六电阻R6，以及串联在基准参考电压vref和地之间的第七电阻R7和第八电阻R8。第三十一MOS管M31作为二级升压电路的输入管，第七电阻R7和第八电阻R8通过升压电路的负反馈功能将参考电压vbg升高到基准参考电压vref，第五电阻R5和第六电阻R6提高了第三十一MOS管M31的漏端电压，这样可避免第三十一MOS管M31的Vds出现耐压问题。第十六MOS管M16的源极接地，栅极连接第二十四MOS管M24的栅极、第二十五MOS管M25的栅极、第一MOS管M1的栅极和漏极、以及第二MOS管M2的栅极，漏极连接第十七MOS管M17的源极；第十七MOS管M17的源极连接第十六MOS管M16的漏极，栅极连接第二十六高压MOS管M26的栅极、第二十七高压MOS管M27的栅极、第三MOS管M3的栅极和漏极、以及第四MOS管M4的栅极，漏极连接第二十MOS管M20的漏极和栅极；第十八MOS管M18的源极连接第二十一MOS管M21的漏极，栅极连接基准电压vbg，漏极连接第二十五MOS管M25的漏极和第二十七高压MOS管M27的源极；第十九MOS管M19的源极连接第二十一MOS管M21的漏极，栅极连接到第七电阻R7和第八电阻R8之间，漏极连接第二十四MOS管M24的漏极和第二十六高压MOS管M26的源极，而第七电阻R7和第八电阻R8串联在接地端和基准参考电压vref之间；第二十MOS管M20的源极连接第二十二MOS管M22的漏极和栅极，栅极连接第十七MOS管M17的漏极和第二十一MOS管M21的栅极，漏极连接第十七MOS管M17的漏极；第二十一MOS管M21的源极连接第二十三MOS管M23的漏极，栅极连接第二十MOS管M20的栅极和漏极，漏极连接第十八MOS管M18的源极和第十九MOS管M19的源极；第二十二MOS管M22的源极连接电源电压vdd，栅极连接第二十MOS管M20的源极和第二十三MOS管M23的栅极，漏极连接第二十MOS管M20的源极；第二十三MOS管M23的源极连接电源电压vdd，栅极连接第二十二MOS管M22的栅极和漏极，漏极连接第二十一MOS管M21的源极；第二十四MOS管M24的源极接地，栅极连接第十六MOS管M16的栅极、第二十五MOS管M25的栅极、第一MOS管M1的栅极和漏极、以及第二MOS管M2的栅极，漏极连接第十九MOS管M19的漏极和第二十六高压MOS管M26的源极；第二十五MOS管M25的源极接地，栅极连接第十六MOS管M16的栅极、第二十四MOS管M24的栅极、第一MOS管M1的栅极和漏极、以及第二MOS管M2的栅极，漏极连接第十八MOS管M18的漏极和第二十七高压MOS管M27的源极；第二十六高压MOS管M26的源极连接第十九MOS管M19的漏极和第二十四MOS管M24的漏极，栅极连接第十七MOS管M17的栅极、第二十七高压MOS管M27的栅极、第三MOS管M3的栅极和漏极、以及第四MOS管M4的栅极，漏极连接第二十八MOS管M28的漏极和第二十九MOS管M29的漏极；第二十七高压MOS管M27的源极连接第十八MOS管M18的漏极和第二十五MOS管M25的漏极，源极还通过补偿电容C1连接到基准参考电压vref，栅极连接第十七MOS管M17的栅极、第二十六高压MOS管M26的栅极、第三MOS管M3的栅极和漏极、以及第四MOS管M4的栅极，漏极连接第二十八MOS管M28的源极、第三十MOS管M30的漏极和第三十一MOS管M31的栅极；第二十八MOS管M28的源极连接第二十七高压MOS管M27的漏极、第三十MOS管M30的漏极和第三十一MOS管M31的栅极，栅极和漏极连接第二十六高压MOS管M26的漏极和第二十九MOS管M29的漏极；第二十九MOS管M29的源极连接电源电压vdd，栅极连接第三十MOS管M30的栅极，漏极连接第三十MOS管M30的栅极、第二十六高压MOS管M26的漏极和第二十八MOS管M28的漏极；第三十MOS管M30的源极连接电源电压vdd，栅极连接第二十九MOS管M29的栅极和漏极、第二十六高压MOS管M26的漏极和第二十八MOS管M28的漏极，漏极连接第二十七高压MOS管M27的漏极、第二十八MOS管M28的源极和第三十一MOS管M31的栅极；第三十一MOS管M31的源极连接电源电压vdd，栅极连接第二十七高压MOS管M27的漏极、第二十八MOS管M28的源极和第三十MOS管M30的漏极，漏极通过串联的第五电阻R5和第六电阻R6连接到基准参考电压vref。解决器件耐压问题的核心思想就是在可能存在耐压问题的管子上叠加一个或多个管子，例如：M1～M4、M16～M17、M24～M27、M20～M23组成的偏置电路，这些管子为电路提供偏置电压和偏置电流，保证其他管子正常工作；二极管连接的M5、M8、M28，采用二极管连接方式，消耗一定电压裕度，起到耐压保护作用；共源共栅管Cascode管M9～M11。为简化电路设计，M9～M11及M26～M27采用高压管解决器件耐压问题，其余耐压问题均采用叠管子的方式。图2中主体电路中的电流I1、I2和I3相等，令I1＝I2＝I3＝I，有Vgs6+IR3＝Vgs7，从而得I＝Vgs7-Vgs6R3。M6、M7、M15工作在亚阈值状态，对于工作在亚阈值状态的晶体管有Vgs＝ξVTlnIdI0，其中ξ是一个大于1的非理想因子，VT＝kTq，Id为漏端电流，I0为反向饱和电流，M6、M7管的尺寸比为n。利用工作在亚阈值状态的MOS器件的Vgs具有负温度系数及不同电流密度下Vgs的差值具有正温度系数这一特性，可得正温度系数电流I＝ξVTlnnR1，正温度系数的电流I流入负温度系数的亚阈值管M15可得与温度无关的基准电压表达式：vbg＝R4*ξVTlnnR3+Vgs15。基准电压vbg通过负反馈产生基准参考电压vref，可得vref＝R4*ξVTlnnR3+Vgs15*R7+R8R8。将主体电路中的第三电阻R3移到第七MOS管M7的漏端可消除第七MOS管M7的衬偏效应，从而解决现有技术衬偏效应引起的基准电压精度问题。电源电压vdd到基准电压vbg之间增加一层管子可以提高电源电压抑制比及电流镜精度，并可解决高压下M6～M8的耐压问题，同时提高了基准电压精度。Cascode管M9～M11可以提高电流镜镜像精度，同时提高了基准电压精度，Cascode管M9～M11减小了电源电压vdd对基准电压vbg的影响，从而提高了电源电压抑制比。放大器的补偿电容C1连接第二十七高压MOS管M27的源极，避免了高频下补偿电容C1与第三十一MOS管M31之间形成diode，进一步提高了高频下的电源电压抑制比。启动电路中第五MOS管M5的漏极从第一偏置电路中引入一股远远小于I1的电流，对基准电压精度几乎不产生影响。本发明用低压管实现耐高压，提高了亚阈值CMOS基准源的耐压性，同时提高了亚阈值CMOS基准源的精度及电源电压抑制比，本发明可以适用于任何需要基准源的芯片系统，例如SRAM、PSOC、FPGA等。尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

权利要求：1.一种耐压亚阈值CMOS基准源电路，其特征在于，包含：启动电路和主体电路，所述的启动电路用于保证主体电路的正常开启，所述的主体电路用于产生基准电压vbg；所述的启动电路包含第一偏置电路和二极管连接的第五MOS管M5；所述的主体电路包含：连接在基准电压vbg与接地端之间的亚阈值状态晶体管组合、连接在基准电压vbg与电源电压vdd之间的普通晶体管组合、以及至少一组叠加连接在基准电压vbg与电源电压vdd之间的高压晶体管组合，还包含二极管连接的第八MOS管M8。2.如权利要求1所述的耐压亚阈值CMOS基准源电路，其特征在于，第五MOS管M5的栅极和漏极连接主体电路，且栅极和漏极短接，源极连接第一偏置电路；所述的第一偏置电路是一个共源共栅电流镜电路，其包含：第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4；第一MOS管M1的漏极和栅极连接第三MOS管M3的源极，栅极连接第二MOS管M2的栅极，源极接地；第二MOS管M2的漏极连接第四MOS管M4的源极，栅极连接第一MOS管M1的栅极，源极接地；第三MOS管M3的漏极和栅极连接第一电阻R1，栅极连接第四MOS管M4的栅极，源极连接第一MOS管M1的漏极；第四MOS管M4的漏极连接第五MOS管M5的源极，栅极连接第三MOS管M3的栅极，源极连接第二MOS管M2的漏极。3.如权利要求1所述的耐压亚阈值CMOS基准源电路，其特征在于，所述的亚阈值状态晶体管组合包含：工作在亚阈值状态的第六MOS管M6、第七MOS管M7、第十五MOS管M15；所述的普通晶体管组合包含：第十二MOS管M12、第十三MOS管M13、第十四MOS管M14；所述的高压晶体管组合包含：第九高压MOS管M9、第十高压MOS管M10、第十一高压MOS管M11，第九高压MOS管M9、第十高压MOS管M10和第十一高压MOS管M11是共源共栅管；第六MOS管M6的源极接地，栅极连接第七MOS管M7的漏极，漏极连接第八MOS管M8的源极；第七MOS管M7的源极接地，栅极连接第十高压MOS管M10的漏极，漏极连接第六MOS管M6的栅极；第八MOS管M8的源极连接第六MOS管M6的漏极，栅极和漏极连接第五MOS管M5的栅极和漏极；第九高压MOS管M9的源极连接第十二MOS管M12的漏极，栅极连接第八MOS管M8的栅极和漏极，漏极连接第十二MOS管M12、第十三MOS管M13和第十四MOS管M14的栅极；第十高压MOS管M10的源极连接第十三MOS管M13的漏极，栅极连接第八MOS管M8的栅极和漏极，漏极连接第七MOS管M7的栅极；第十一高压MOS管M11的源极连接第十四MOS管M14的漏极，栅极连接第八MOS管M8的栅极和漏极，漏极连接基准电压vbg；第十二MOS管M12的源极连接电源电压vdd，栅极连接第九高压MOS管M9的漏极，漏极连接第九高压MOS管M9的源极；第十三MOS管M13的源极连接电源电压vdd，栅极连接第九高压MOS管M9的漏极，漏极连接第十高压MOS管M10的源极；第十四MOS管M14的源极连接电源电压vdd，栅极连接第九高压MOS管M9的漏极，漏极连接第十一高压MOS管M11的源极；第十五MOS管M15的源极接地，栅极和源极通过第四电阻R4连接基准电压vbg。4.如权利要求3所述的耐压亚阈值CMOS基准源电路，其特征在于，第二电阻R2连接在第八MOS管M8的漏极和第九高压MOS管M9的漏极之间；第三电阻R3连接在第七MOS管M7的漏极和第十高压MOS管M10的漏极之间；第四电阻R4连接在第十五MOS管M15的漏极和第十一高压MOS管M11的漏极之间。5.如权利要求1-4中任意一项所述的耐压亚阈值CMOS基准源电路，其特征在于，所述的耐压亚阈值CMOS基准源电路还包含升压电路，用于将基准电压vbg升高到基准参考电压vref，所述的升压电路包含一级升压电路和二级升压电路；所述的一级升压电路包含：第二偏置电路、第三偏置电路、放大器输入对管、第四偏置电路、电流镜和二极管连接的第二十八MOS管M28；所述的二级升压电路包含：第三十一MOS管M31，串联在第三十一MOS管M31的漏极与基准参考电压vref之间的第五电阻R5和第六电阻R6，以及串联在基准参考电压vref和地之间的第七电阻R7和第八电阻R8。6.如权利要求5所述的耐压亚阈值CMOS基准源电路，其特征在于，所述的第二偏置电路包含叠加连接的第十六MOS管M16和第十七MOS管M17；所述的第三偏置电路包含第二十四MOS管M24和第二十五MOS管M25组成的尾电流源，以及两个高压共源共栅管第二十六高压MOS管M26和第二十七高压MOS管M27；所述的放大器输入对管包含第十八MOS管M18和第十九MOS管M19；所述的第四偏置电路是一个共源共栅电流镜电路，其包含第二十MOS管M20、第二十一MOS管M21、第二十二MOS管M22和第二十三MOS管M23；所述的电流镜包含第二十九MOS管M29和第三十MOS管M30；第十六MOS管M16的源极接地，栅极连接第二十四MOS管M24的栅极、第二十五MOS管M25的栅极、第一MOS管M1的栅极和漏极、以及第二MOS管M2的栅极，漏极连接第十七MOS管M17的源极；第十七MOS管M17的源极连接第十六MOS管M16的漏极，栅极连接第二十六高压MOS管M26的栅极、第二十七高压MOS管M27的栅极、第三MOS管M3的栅极和漏极、以及第四MOS管M4的栅极，漏极连接第二十MOS管M20的漏极和栅极；第十八MOS管M18的源极连接第二十一MOS管M21的漏极，栅极连接基准电压vbg，漏极连接第二十五MOS管M25的漏极和第二十七高压MOS管M27的源极；第十九MOS管M19的源极连接第二十一MOS管M21的漏极，栅极连接到第七电阻R7和第八电阻R8之间，漏极连接第二十四MOS管M24的漏极和第二十六高压MOS管M26的源极，而第七电阻R7和第八电阻R8串联在接地端和基准参考电压vref之间；第二十MOS管M20的源极连接第二十二MOS管M22的漏极和栅极，栅极连接第十七MOS管M17的漏极和第二十一MOS管M21的栅极，漏极连接第十七MOS管M17的漏极；第二十一MOS管M21的源极连接第二十三MOS管M23的漏极，栅极连接第二十MOS管M20的栅极和漏极，漏极连接第十八MOS管M18的源极和第十九MOS管M19的源极；第二十二MOS管M22的源极连接电源电压vdd，栅极连接第二十MOS管M20的源极和第二十三MOS管M23的栅极，漏极连接第二十MOS管M20的源极；第二十三MOS管M23的源极连接电源电压vdd，栅极连接第二十二MOS管M22的栅极和漏极，漏极连接第二十一MOS管M21的源极；第二十四MOS管M24的源极接地，栅极连接第十六MOS管M16的栅极、第二十五MOS管M25的栅极、第一MOS管M1的栅极和漏极、以及第二MOS管M2的栅极，漏极连接第十九MOS管M19的漏极和第二十六高压MOS管M26的源极；第二十五MOS管M25的源极接地，栅极连接第十六MOS管M16的栅极、第二十四MOS管M24的栅极、第一MOS管M1的栅极和漏极、以及第二MOS管M2的栅极，漏极连接第十八MOS管M18的漏极和第二十七高压MOS管M27的源极；第二十六高压MOS管M26的源极连接第十九MOS管M19的漏极和第二十四MOS管M24的漏极，栅极连接第十七MOS管M17的栅极、第二十七高压MOS管M27的栅极、第三MOS管M3的栅极和漏极、以及第四MOS管M4的栅极，漏极连接第二十八MOS管M28的漏极和第二十九MOS管M29的漏极；第二十七高压MOS管M27的源极连接第十八MOS管M18的漏极和第二十五MOS管M25的漏极，源极还通过补偿电容C1连接到基准参考电压vref，栅极连接第十七MOS管M17的栅极、第二十六高压MOS管M26的栅极、第三MOS管M3的栅极和漏极、以及第四MOS管M4的栅极，漏极连接第二十八MOS管M28的源极、第三十MOS管M30的漏极和第三十一MOS管M31的栅极；第二十八MOS管M28的源极连接第二十七高压MOS管M27的漏极、第三十MOS管M30的漏极和第三十一MOS管M31的栅极，栅极和漏极连接第二十六高压MOS管M26的漏极和第二十九MOS管M29的漏极；第二十九MOS管M29的源极连接电源电压vdd，栅极连接第三十MOS管M30的栅极，漏极连接第三十MOS管M30的栅极、第二十六高压MOS管M26的漏极和第二十八MOS管M28的漏极；第三十MOS管M30的源极连接电源电压vdd，栅极连接第二十九MOS管M29的栅极和漏极、第二十六高压MOS管M26的漏极和第二十八MOS管M28的漏极，漏极连接第二十七高压MOS管M27的漏极、第二十八MOS管M28的源极和第三十一MOS管M31的栅极；第三十一MOS管M31的源极连接电源电压vdd，栅极连接第二十七高压MOS管M27的漏极、第二十八MOS管M28的源极和第三十MOS管M30的漏极，漏极通过串联的第五电阻R5和第六电阻R6连接到基准参考电压vref。

百度查询： 上海复旦微电子集团股份有限公司 一种耐压亚阈值CMOS基准源电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD