申请/专利权人：华虹半导体(无锡)有限公司

申请日：2024-01-04

公开（公告）日：2024-04-09

公开（公告）号：CN117855236A

主分类号：H01L27/146

分类号：H01L27/146;H01L21/20

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.26#实质审查的生效;2024.04.09#公开

摘要：本发明提供一种改善CMOS图像传感器拖尾的方法，提供P型的衬底，在衬底上依次形成多层N型的第一外延层，第一外延层自下而上的掺杂浓度依次梯度递增，最底部的第一外延层的掺杂浓度低于目标值；在最上方的第一外延层上形成刻蚀阻挡层，打开刻蚀阻挡层使得其下方的第一外延层裸露以定义出沟槽的形成区域；刻蚀裸露的第一外延层形成沟槽以形成光电二极管结构；在沟槽表面形成本征外延层，之后形成填充沟槽的第二外延层，第二外延层为P型；去除刻蚀阻挡层，研磨第二外延层至最上方的第一外延层上。本发明能够减少N型掺杂离子例如As在外延高温时的扩散作用，避免光电二极管底部连通，有效改善了CIS器件拖尾效应。

主权项：1.一种改善CMOS图像传感器拖尾的方法，其特征在于，至少包括：步骤一、提供P型的衬底，在所述衬底上依次形成多层N型的第一外延层，所述第一外延层自下而上的掺杂浓度依次梯度递增，最底部的所述第一外延层的掺杂浓度低于目标值；步骤二、在最上方的所述第一外延层上形成刻蚀阻挡层，打开所述刻蚀阻挡层使得其下方的所述第一外延层裸露以定义出沟槽的形成区域；步骤三、刻蚀裸露的所述第一外延层形成沟槽以形成光电二极管结构；步骤四、在所述沟槽表面形成本征外延层，之后形成填充所述沟槽的第二外延层，所述第二外延层为P型；步骤五、去除所述刻蚀阻挡层，研磨所述第二外延层至最上方的所述第一外延层上。

全文数据：

权利要求：

百度查询： 华虹半导体(无锡)有限公司 改善CMOS图像传感器拖尾的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD