申请/专利权人：湖南静芯微电子技术有限公司

申请日：2021-07-08

公开（公告）日：2023-01-13

公开（公告）号：CN115602675A

主分类号：H01L27/02

分类号：H01L27/02;H01L21/822

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.02.07#实质审查的生效;2023.01.13#公开

摘要：本发明实施例提供一种GGNMOS静电防护器件及其制作方法，包括：P型衬底、N型埋层、第一N型深阱、第二N型深阱与第一P型阱；第一N型深阱、第二N型深阱上还设有第一N+注入区、第四N+注入区；第一P型阱上设有P型半导体衬底以及第一NMOS的栅区、源区以及漏区，其中，第一NMOS的漏区被加宽；第一N型深阱、第二N型深阱以及第一N+注入区、第四N+注入区与N型埋层构成N型隔离带；P型半导体衬底与第一NMOS的源区连接在一起并作为器件的阴极，第一NMOS的漏区与第一N型深阱、第二N型深阱上的第一N+注入区、第四N+注入区连接在一起并作为器件的阳极；第一NMOS的栅区位于第二N+与第三N+注入区之间；第一NMOS的栅区接第一PMOS和电容C以及反相器的耦合电路。

主权项：1.一种GGNMOS静电防护器件，其特征在于，包括：P型衬底；所述P型衬底中设有N型埋层；所述N型埋层上方有第一N型深阱、第二N型深阱与第一P型阱；所述第一N型深阱、所述第二N型深阱上还设有第一N+注入区、第四N+注入区；所述第一P型阱上设有P型半导体衬底以及第一NMOS的栅区、源区以及漏区，其中，所述第一NMOS的漏区被加宽；所述第一N型深阱、所述第二N型深阱以及所述第一N+注入区、所述第四N+注入区与所述N型埋层构成N型隔离带；所述P型半导体衬底与所述第一NMOS的源区连接在一起并作为器件的阴极，所述第一NMOS的漏区与所述第一N型深阱、所述第二N型深阱上的所述第一N+注入区、所述第四N+注入区连接在一起并作为器件的阳极；所述第一NMOS的栅区位于所述第二N+与所述第三N+注入区之间；所述第一NMOS的栅区接第一PMOS和电容C以及反相器的耦合电路。

全文数据：

权利要求：

百度查询： 湖南静芯微电子技术有限公司 GGNMOS静电防护器件及其制作方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD