申请/专利权人：上海华力集成电路制造有限公司

申请日：2020-03-19

公开（公告）日：2024-03-12

公开（公告）号：CN111443568B

主分类号：G03F1/36

分类号：G03F1/36;G03F7/20

优先权：

专利状态码：有效-授权

法律状态：2024.03.12#授权;2020.08.18#实质审查的生效;2020.07.24#公开

摘要：本发明涉及一种筛选源漏极是否包边的多晶硅层图形及OPC修正方法，涉及半导体制造技术，通过对半导体器件的版图进行版图逻辑运算，进而选出源漏极包边的多晶硅层图形及源漏极不包边的多晶硅层图形,而对由源漏极包边的多晶硅层图形形成的栅极图形和由源漏极不包边的多晶硅层图形形成的栅极图形分别赋予OPC修正值以进行OPC修正，以使源漏极不包边的多晶硅层图形形成的栅极图形与源漏极包边的多晶硅层图形形成的栅极图形的Idsat比率ratio相匹配，而优化Idsat比率，提高MBIST窗口，以满足半导体器件的电学性能需求，提高产品性能。

主权项：1.一种OPC修正方法，其特征在于，包括：S1：提供一半导体器件的版图，所述版图包括多个有源区及多个多晶硅区，多晶硅区域与有源区重叠的部分构成栅极图形，并有源区上位于栅极图形两侧的部分分别为半导体器件的源极区域和漏极区域；S2：对半导体器件的版图进行版图逻辑运算，进而选出源漏极包边的多晶硅层图形及源漏极不包边的多晶硅层图形，其中源漏极包边的多晶硅层图形为由该多晶硅层图形组成的栅极图形在位于该栅极图形两侧的源漏侧的全部区域均与位于同一有源区上的其它栅极图形的多晶硅层图形相邻，则该栅极图形的多晶硅层图形为源漏极包边的多晶硅层图形，否则为源漏极不包边的多晶硅层图形；以及S3：对由源漏极包边的多晶硅层图形形成的栅极图形位于源漏侧的边和由源漏极不包边的多晶硅层图形形成的栅极图形位于源漏侧的边赋予不相等的OPC修正值以进行OPC修正，以使源漏极不包边的多晶硅层图形形成的栅极图形与源漏极包边的多晶硅层图形形成的栅极图形的Idsat比率相匹配。

全文数据：

权利要求：

百度查询： 上海华力集成电路制造有限公司 筛选源漏极是否包边的多晶硅层图形及OPC修正方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD