申请/专利权人:铠侠股份有限公司
申请日:2023-08-09
公开(公告)日:2024-03-19
公开(公告)号:CN117727351A
主分类号:G11C11/408
分类号:G11C11/408;G11C11/4097;G11C5/06
优先权:["20220916 JP 2022-148181"]
专利状态码:在审-实质审查的生效
法律状态:2024.04.05#实质审查的生效;2024.03.19#公开
摘要:本发明的课题在于提高存储器器件的性能且抑制制造成本。实施方式的存储器器件包含多个字线、多个位线及多个晶体管。多个字线分别在第1方向上延伸设置,且在第2方向上排列。多个位线分别在第2方向上延伸设置,且在第1方向上排列。多个晶体管包含:多个第1晶体管,栅极端连接于第1字线;及多个第2晶体管,栅极端连接于第2字线。多个第1晶体管与多个第2晶体管在第1方向上相互交错配置。多个位线包含第1至第4位线。第1及第3位线连接于第1及第2晶体管各自的另一端。第2及第4位线连接于第1或第2晶体管的另一端。
主权项:1.一种存储器器件,具备:多个字线,分别在第1方向上延伸设置,且在与所述第1方向交叉的第2方向上排列;多个位线,分别在所述第2方向上延伸设置,且在所述第1方向上排列;多个晶体管,分别具有在与所述第1方向及所述第2方向交叉的第3方向上延伸设置的通道;多个电容器,各自的一电极分别连接于所述多个晶体管各自的一端;及板线,连接有所述多个电容器各自的另一电极;且所述多个晶体管包含:多个第1晶体管,栅极端连接于所述多个字线中所包含的第1字线;及多个第2晶体管,栅极端连接于包含在所述多个字线中且与所述第1字线相邻的第2字线;所述多个第1晶体管与所述多个第2晶体管在所述第1方向上相互交错配置,所述多个位线包含在所述第1方向上依序排列的第1至第4位线,所述第1位线及所述第3位线各自连接于所述第1晶体管及所述第2晶体管各自的另一端,所述第2位线连接于所述第1晶体管的另一端且不连接于所述第2晶体管的另一端,所述第4位线连接于所述第2晶体管的另一端且不连接于所述第1晶体管的另一端。
全文数据:
权利要求:
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。