申请/专利权人：江苏国传电气有限公司

申请日：2018-12-05

公开（公告）日：2024-03-19

公开（公告）号：CN109495102B

主分类号：H03K19/003

分类号：H03K19/003;H03K19/0175;H03K19/0185

优先权：

专利状态码：有效-授权

法律状态：2024.03.19#授权;2024.02.13#著录事项变更;2019.04.12#实质审查的生效;2019.03.19#公开

摘要：本发明提供一种SiCMOSFET一类短路电流抑制电路及方法，包括：逻辑控制单元，驱动单元，短路保护单元以及漏极电压检测单元。本发明通过判断漏极电压是否下降至导通压降来选择开通瞬态的栅极驱动电压，当发生一类短路时，栅极将被钳位在较低的驱动电压，依据功率器件的输出特性，短路电流将被抑制，从而降低了短路故障对器件的冲击，减小了短路损耗，增大了短路耐受时间。此外本发明电路不影响正常开通过程，确保了SiCMOSFET开通瞬态的快速性。

主权项：1.一种SiCMOSFET一类短路电流抑制电路，包括：逻辑控制单元，驱动单元，短路保护单元以及漏极电压检测单元，其特征在于：所述的短路保护单元，用于检测短路故障，并输出故障信号；所述的漏极电压检测单元，用于检测待测SiCMOSFET的漏极电压，判断漏极电压是否进入导通压降状态，并输出漏极状态信号，所述的驱动单元，用于向待测SiCMOSFET栅极提供开通与关断的驱动电压，以及在发生短路时降低驱动电压；所述的逻辑控制单元，用于对故障信号、漏极状态信号以及开关信号进行逻辑组合，向驱动单元输出逻辑控制信号；所述的逻辑控制单元采用数字芯片CPLD实现逻辑控制，或采用与、非门搭建模拟电路实现逻辑控制，所述的驱动单元包括两个正电源电路和一个负电源电路，其中一个较大的正电源和负电源用于提供待测SiCMOSFET正常导通和关断状态的栅极电压，另一个较小的正电源用于在发生一类短路时限制栅极电压，所述的驱动单元为保证待测SiCMOSFET开通速率，较小正电源电路的栅极电阻要小于较大的正电源电路的栅极电阻。

全文数据：一种SiCMOSFET一类短路电流抑制电路及方法技术领域本发明涉及一种SiCMOSFET一类短路电流抑制电路及方法，属于电力电子技术领域。背景技术SiCMOSFET作为第三代功率半导体器件，其具有低导通电阻，高击穿场强，开关速率高，开关损耗小，热稳定等优点，被视为将来能够代替SiIGBT最为理想的开关器件，成为未来功率变换器的主导器件。然而SiCMOSFET的短路耐受时间相对较短，相比于相同规格的SiIGBT，由于其过高的栅极电压使得SiCMOSFET的短路电流更大，大大增加了短路损耗和结温温升，因而短路耐受时间远小于SiIGBT，这就提高了对SiCMOSFET短路保护电路的要求。传统的短路保护电路及其方法都是从短路保护的快速性方面进行研究，但对于一类短路故障的保护，为了避免误报故障，保证短路保护电路能适用于多种型号的SiCMOSFET以及多种场合，通常需要设置较长的消隐时间，导致短路故障持续时间被延长，即使通过设置一定的方法降低消隐时间，或采用其他检测方法时，都会大大增加驱动电路的成本和复杂程度。发明内容本发明旨在克服现有技术上的不足，提出一种SiCMOSFET一类短路电流抑制电路及方法。该电路在不影响正常开通性能的前提下，能够降低短路电流，提高SiCMOSFET短路耐受时间，技术方案如下：一种SiCMOSFET一类短路电流抑制电路及方法，包括：逻辑控制单元，驱动单元，短路保护单元以及漏极电压检测单元，其特征在于：所述的短路保护单元，用于检测短路故障，并输出故障信号；所述的漏极电压检测单元，用于检测待测SiCMOSFET的漏极电压，判断漏极电压是否进入导通压降状态，并输出漏极状态信号。所述的驱动单元，用于向待测SiCMOSFET栅极提供开通与关断的驱动电压，以及在发生短路时降低驱动电压；所述的逻辑控制单元，用于对故障信号、漏极状态信号以及开关信号进行逻辑组合，输出逻辑控制信号；作为本发明的一种改进，所述的逻辑控制单元可采用数字芯片CPLDFPGA实现逻辑控制，也可采用与、非门搭建模拟电路实现逻辑控制。作为本发明的一种改进，所述的驱动单元包括两个正电源电路和一个负电源电路，其中一个较大的正电源和负电源用于提供待测SiCMOSFET正常开通和关断状态的栅极电压，另一个较小的正电源用于在发生一类短路时限制栅极电压。作为本发明的一种改进，所述的驱动单元为保证待测SiCMOSFET开通速率，较小正电源电路的栅极电阻要小于较大的正电源电路的栅极电阻。作为本发明的一种改进，所述的漏极电压检测单元采用快速高压二极管电路将检测电路与漏极高电压相隔离，漏极电压检测单元与短路保护单元共用该二极管电路。所述的一类短路电流抑制方法为：一类短路发生在SiCMOSFET开通瞬态；漏极电压检测单元实时检测漏极电压，在SiCMOSFET开通瞬态初期，漏极电压较高，驱动单元向栅极提供较小的正电源，当漏极下降至导通压降时，驱动单元向栅极提供较大的正电源，保证SiCMOSFET的正常导通以及较低的导通损耗；当发生一类短路时，由于漏极电压始终保持为高电压状态，驱动单元始终向栅极提供较小的驱动电压，依据功率器件的输出特性，较小的驱动电压对应的短路电流将会减小，从而抑制了短路电流。与现有技术相比，本发明具有以下优点：本发明电路在传统驱动中增设较少的器件，能够对一类短路电流进行抑制，从而降低短路故障对器件的冲击，减小短路损耗，提高短路耐受能力，在正常运行过程中，通过设置栅极电阻参数，能够保证SiCMOSFET正常开通速率。附图说明以下将结合附图对本发明作进一步说明：图1为本发明的结构框图；图2为本发明的电路原理图；图3为SiCMOSFET转移特性曲线示意图；图4为本发明正常开通的仿真波形图；图5为本发明一类短路故障仿真波形图；具体实施方式：为了能够更清楚地理解本发明内容，下面结合附图及具体实施方式对本发明进行说明。本发明各单元连接关系参照图1所示。包括：逻辑控制单元，驱动单元，短路保护单元以及漏极电压检测单元，其中：逻辑控制单元第一输入端与驱动开关信号相连，逻辑控制单元第二输入端与短路保护单元第一输出端、短路故障信号相连，逻辑控制单元第三输入端与漏极电压检测单元第一输出端相连，逻辑控制单元第一输出端、第二输出端分别与驱动单元第一输入端、第二输入端相连，逻辑控制单元第三输出端与短路保护单元第一输入端相连，短路保护单元第二输入端与漏极电压检测单元第二输出端相连，所述漏极电压检测单元第一输入端与待测SiCMOSFET漏极相连，驱动单元第一输出端与待测SiCMOSFET栅极相连。本实施例提供的各单元具体器件原理图如图2所示。短路保护单元，用于检测短路故障，并输出故障信号，包括：第一与非门GNAND1、二极管D1、电阻R1、电阻R2、电容C1和比较器U1；其中，第一与非门GNAND1的第一输入端与驱动正电源VCC1相连，第一与非门GNAND1的第二输入端与驱动信号PWM相连，第一与非门GNAND1的输出端与二极管D1的阳极相连，二极管D1的阴极与电阻R1一端、电容C1一端、电阻R2一端相连，电阻R1另一端与驱动正电源VCC2相连，电容C1另一端接地，电阻R2另一端与比较器U1的正输入端相连，比较器U1输出故障信号FAULT。漏极电压检测单元，用于检测待测SiCMOSFET的漏极电压，判断漏极电压是否进入导通压降状态，并输出漏极状态信号。包括：二极管D2、二极管D3、二极管D4、电阻R3、电容C2和比较器U2；其中，二极管D2的阴极与待测SiCMOSFET的漏极相连，二极管D2的阳极与二极管D3的阳极、二极管D4的阳极、电阻R3的一端、电容C2的一端、比较器U1的负输入端、比较器U2的负输入端相连，二极管D3的阴极与电阻R3的另一端、驱动正电源VCC2相连，电容C2的另一端与二极管D4的阳极接地，比较器U2的正输入端接参考电压VREF。二极管D2为快速高压型二极管，通常由数个二极管串联等效而成，其反向击穿电压要高于待测SiCMOSFET的额定电压，二极管D2将检测电路与漏极高电压相隔离，二极管D3、二极管D4、电阻R3和电容C2组成钳位电路，用于限制比较器U2和比较器U1的输入电压，漏极电压检测单元与短路保护单元共用二极管D2和钳位电路；参考电压VREF小于驱动电源VCC2。驱动单元，用于向待测SiCMOSFET栅极提供开通与关断的驱动电压，以及在发生短路时降低驱动电压，包括：P型MOSM1、P型MOSM2、N型MOSM3、栅极电阻Rg1、栅极电阻Rg2、栅极电阻Rg3、二极管Dg1，其中：栅极电阻Rg1的一端与二极管Dg1的阴极、栅极电阻Rg3的一端、待测SiCMOSFET栅极相连，栅极电阻Rg1的另一端与P型MOSM1的漏极相连，P型MOSM1的源极接驱动正电源VCC1，二极管Dg1的阳极与栅极电阻Rg2的一端相连，栅极电阻Rg2的另一端与P型MOSM2的漏极相连，P型MOSM2的源极接驱动正电源VCC2，栅极电阻Rg3的另一端与N型MOSM3的漏极相连，与N型MOSM3的源极接驱动负电源VEE。驱动正电源VCC1大于驱动正电源VCC2，驱动正电源VCC1与驱动负电源VEE提供待测SiCMOSFET正常导通和关断状态的栅极电压，驱动正电源VCC2用于在发生一类短路时限制栅极电压；二极管Dg1用于防止驱动正电源VCC1向驱动正电源VCC2输送电流。为保证较高的开通速率，Rg3必须要小于Rg1，该阶段的栅极电压VG由下式表达：其中Ciss为SiCMOSFET输入电容。而传统驱动方法直接采用驱动正电源VCC1向栅极供电，因而栅极电压为：为了保证本发明不影响SiCMOSFET开通速率，式子1和式子2必须相等，利用泰勒公式得到电阻Rg2的值约为：逻辑控制单元，用于对故障信号、漏极状态信号以及开关信号进行逻辑组合，输出逻辑控制信号；可采用数字芯片FPGA或CPLD实现逻辑控制，也可采用与、非门搭建模拟电路实现逻辑控制；本实施例采用与、非门搭建的模拟电路，包括：第二与非门GNAND2、第一与门GAND1和第一非门GINV1；其中，驱动信号PWM与第一与门GAND1的第一输入端相连，故障信号FAULT与第一与门GAND1的第二输入端、比较器U1的输出端相连，第一与门GAND1的输出端与第一非门GINV1的输入端、第二与非门GNAND2的第一输入端相连，第二与非门GNAND2的第二输入端与比较器U2的输出端相连，第二与非门GNAND2的输出端与P型MOSM1的栅极相连，第一非门的输出端与P型MOSM2的栅极、P型MOSM3的栅极相连。本实施例根据图3所示的SiCMOSFET的输出特性，介绍栅极电压对短路电流的影响。SiCMOSFET的输出特性分为截止区、饱和区和线性区。SiCMOSFET开通瞬态由截止区进入到饱和区，再进入到欧姆区开始导通；当发生一类短路时，SiCMOSFET在由截止区进入到饱和区后，将始终工作在饱和区；可以看出，在饱和区漏极电压VDS相同的情况下，漏极电流ID随着栅极电压VG的升高而增大，因而通过降低栅极电压能够有效减小漏极短路电流。下面结合图2介绍本实施例的工作原理。当SiCMOSFET为关断状态时，驱动信号PWM为低电平，第一与非门GNAND1输出电压为VCC1，则比较器U1的正输入端电压为VCC1，由于漏极电压VDS为系统母线电压，则a点电压为VCC2与二极管D3的导通压降之和，小于比较器U1的正输入端电压，但超过了参考电压VREF，因而比较器U1输出为高电平，比较器U2输出为低电平，逻辑控制单元将M1和M2关断，并开通M3，则栅极电压为VEE，SiCMOSFET处在截止区，漏极电流ID为0。当驱动信号PWM由低电平转换为高电平时，SiCMOSFET进入开通瞬态，逻辑控制单元将M3关断，并将M2开通，驱动单元向栅极提供正驱动电压Vcc1，SiCMOSFET首先由截止区进入饱和区，漏极电流ID开始上升，漏极电压VDS受外部杂散电感的影响，虽然有所下降，但仍为高电压，因而a点电压不变，比较器U2输出不变，逻辑控制单元使得M1保持关断状态。而当SiCMOSFET由饱和区进入到欧姆区时，VDS下降至导通压降Vsat，a点电压将下降至SiCMOSFET导通压降Vsat与D2导通压降之和，此时该电压小于VREF，因而U1的负输出端电压保持为高电平，而U2的负输出端电压转换为高电平，通过逻辑单元使M1导通，驱动单元向栅极提供正驱动电压VCC1，SiCMOSFET进入开始正常导通。驱动信号PWM的变化使得第一与非门GNAND1输出为低电平，受二极管D1的反向截止特性，比较器U1正输入端电压开始下降，最终会降到VCC2，其下降的时间常数τ＝R1C1，时间常数τ即为传统短路保护方法的消隐时间。当SiCMOSFET为正常开通过程时，仿真波形如图4所示，漏极电流ID上升至负载电流后，漏极电压VDS开始迅速下降，SiCMOSFET由饱和区进入到线性区，当VDS下降至导通压降后，a点电压降低，并小于VREF，比较器U2转换为低电平，使M1开通，受二极管Dg1反向截止特性，驱动正电源VCC2被截止，驱动正电源VCC1开始向栅极供电，并保持到SiCMOSFET关断时刻。通过设置较高的R1和C1，增加时间常数τ，使比较器U1正输入端电压下降变缓，以保证在正常开通状态下高于负输入端电压，防止短路保护单元误报故障。当SiCMOSFET发生一类短路时，仿真波形如图5所示，漏极电流ID继续迅速上升，漏极电压VDS迅速恢复至系统母线电压，因而SiCMOSFET始终处于饱和区，a点电压仍为VCC2与二极管D3的导通压降之和，比较器U2输出为低电平，因而M1不会开通，栅极电压仍为VCC2，短路电流ID最高为栅极电压VG＝VCC2时所对应的最大电流值，从而抑制了短路电流，直至经过了消隐时间后，比较器U1的正输入端电压下降至VCC2，比较器U1的输出端转换为低电平，输出故障信号FAULT，并通过逻辑控制单元使M2关断，M3开通，驱动将SiCMOSFET关闭。需要说明的是上述实施例仅仅是本发明的较佳实施例，并没有用来限定本发明的保护范围，在上述技术方案的基础上做出的等同替换或者替代均属于本发明的保护范围。

权利要求：1.一种SiCMOSFET一类短路电流抑制电路及方法，包括：逻辑控制单元，驱动单元，短路保护单元以及漏极电压检测单元，其特征在于：所述的短路保护单元，用于检测短路故障，并输出故障信号；所述的漏极电压检测单元，用于检测待测SiCMOSFET的漏极电压，判断漏极电压是否进入导通压降状态，并输出漏极状态信号。所述的驱动单元，用于向待测SiCMOSFET栅极提供开通与关断的驱动电压，以及在发生短路时降低驱动电压；所述的逻辑控制单元，用于对故障信号、漏极状态信号以及开关信号进行逻辑组合，向驱动单元输出逻辑控制信号。2.根据权利要求1所述的一种SiCMOSFET一类短路电流抑制电路及方法，其特征在于，所述的逻辑控制单元采用数字芯片CPLD实现逻辑控制，也可采用与、非门搭建模拟电路实现逻辑控制。3.根据权利要求1所述的一种SiCMOSFET一类短路电流抑制电路及方法，其特征在于，所述的驱动单元包括两个正电源电路和一个负电源电路，其中一个较大的正电源和负电源用于提供待测SiCMOSFET正常导通和关断状态的栅极电压，另一个较小的正电源用于在发生一类短路时限制栅极电压。4.根据权利要求3所述的一种SiCMOSFET一类短路电流抑制电路及方法，其特征在于，所述的驱动单元为保证待测SiCMOSFET开通速率，较小正电源电路的栅极电阻要小于较大的正电源电路的栅极电阻。5.根据权利要求1所述的一种SiCMOSFET一类短路电流抑制电路及方法，其特征在于，所述的漏极电压检测单元采用快速高压二极管电路将检测电路与漏极高电压相隔离，漏极电压检测单元与短路保护单元共用该二极管电路。6.根据权利要求1所述的一种SiCMOSFET一类短路电流抑制电路及方法，其特征在于，所述的一类短路电流抑制方法为：一类短路发生在SiCMOSFET开通瞬态，漏极电压检测单元实时检测漏极电压，在SiCMOSFET开通瞬态初期，漏极电压较高，驱动单元向栅极提供较小的正电源，当漏极下降至导通压降时，驱动单元向栅极提供较大的正电源，保证SiCMOSFET的正常导通以及较低的导通损耗；当发生一类短路时，由于漏极电压始终保持为高电压状态，驱动单元始终向栅极提供较小的驱动电压，依据功率器件的输出特性，较小的驱动电压对应的短路电流将会减小，从而抑制了短路电流。

百度查询： 江苏国传电气有限公司 一种SiC MOSFET一类短路电流抑制电路及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD