申请/专利权人：迅芯微电子(苏州)股份有限公司

申请日：2023-04-25

公开（公告）日：2024-03-19

公开（公告）号：CN116505914B

主分类号：H03H17/02

分类号：H03H17/02;H03M3/00

优先权：

专利状态码：有效-授权

法律状态：2024.03.19#授权;2023.11.17#著录事项变更;2023.08.15#实质审查的生效;2023.07.28#公开

摘要：本申请提供了一种用于sigma‑deltaADC的数字滤波器，该sigma‑deltaADC为两级级联调制器结构，分别生成第一输出X1与第二输出X2；该数字滤波器先通过第一滤波器对该第一输出X1与第二输出X2进行噪声处理；再通过五级CIC滤波器实现32倍抽取滤波，最后通过该一级半带滤波器实现最后2倍的抽取滤波，得到低频信号。本申请提出的数字滤波器可以将sigma‑deltaADC输出的16MHz高频低精度信号，转换为250kHz低频高精度信号，该数字滤波器的三部分结构在考虑到高精度转换的基础上尽可能的降低了滤波器的占用面积和功耗。

主权项：1.一种用于sigma-deltaADC的数字滤波器，其特征在于，所述sigma-deltaADC为两级级联调制器结构；所述sigma-deltaADC分别生成第一输出X1与第二输出X2；所述第一输出X1传输至所述数字滤波器中的第一滤波器的第一寄存器的输入端；所述第二输出X2传输至所述第一滤波器的第二寄存器的输入端；所述第一滤波器中还包括第三寄存器、第四寄存器、第五寄存器、第一乘法器、第二乘法器及第一加法器；所述第一寄存器的输出端依次通过所述第三寄存器、所述第一乘法器及所述第一加法器接入所述第五寄存器的输入端；所述第二寄存器的输出端依次通过所述第四寄存器及所述第一加法器接入所述第五寄存器的输入端；所述第二寄存器的输出端还依次通过所述第二乘法器及所述第一加法器接入所述第五寄存器的输入端；所述第一滤波器中的各个寄存器的时钟信号端接入第一频率时钟信号；所述第五寄存器的输出端连接至所述数字滤波器中的滤波器组的输入端；所述滤波器组由N级CIC滤波器级联构成；每级CIC滤波器输入的时钟频率逐级递减；所述滤波器组的输出端连接至所述数字滤波器中的半带滤波器，以通过所述半带滤波器输出低频信号。

全文数据：

权利要求：

百度查询： 迅芯微电子(苏州)股份有限公司 一种用于sigma-delta ADC的数字滤波器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD