申请/专利权人：铠侠股份有限公司

申请日：2023-09-05

公开（公告）日：2024-03-22

公开（公告）号：CN117743216A

主分类号：G06F13/16

分类号：G06F13/16;G06F13/40

优先权：["20220921 JP 2022-150540"]

专利状态码：在审-实质审查的生效

法律状态：2024.04.09#实质审查的生效;2024.03.22#公开

摘要：本公开提供具备具有优选结构的控制装置的存储系统、控制装置以及控制存储系统的方法。存储系统具备半导体存储装置和控制装置，半导体存储装置具备第1装置和分别连接有1个以上的第2装置的多个第1通道，控制装置经由第2通道连接于第1装置。控制装置具备执行将第2装置作为访问目的地的数据传输的多个第1电路、和配置在多个第1电路与第2通道之间的第2电路。第2电路将多个第1电路发送的数据结合，并以比结合前的各数据的传输速率高的传输速率将结合后的数据向第2通道发送。第2电路将经由第2通道接收到的数据分割，并以比分割前的数据的传输速率低的传输速率将多个数据分配给多个第1电路。

主权项：1.一种存储系统，具备：半导体存储装置，其具备第1装置、多个第2装置和多个第1通道，所述多个第2装置分别具备存储单元阵列，所述多个第1通道连接于所述第1装置，在所述多个第1通道中的每一个上连接有所述多个第2装置中的1个以上的第2装置；以及控制装置，其具备多个第1电路和第2电路，所述多个第1电路经由第2通道连接于所述第1装置，所述多个第1电路中的每一个能够将所述多个第2装置中的一个第2装置作为访问目的地，并针对所述访问目的地的第2装置，一边进行错误抑制涉及的处理，一边进行数据的发送及输出，所述第2电路配置于所述多个第1电路与所述第2通道之间，将所述多个第1电路发送的数据结合，并以结合前的各数据的传输速率的n倍的传输速率将结合后的数据向所述第2通道发送，将经由所述第2通道接收到的数据分割为多个数据，并以分割前的数据的传输速率的m分之一的传输速率将所述多个数据分配给所述多个第1电路中的m个第1电路，所述n表示整数且是结合前的数据的数量，所述m表示整数且是分割后的数据的数量。

全文数据：

权利要求：

百度查询： 铠侠股份有限公司 存储系统、控制装置以及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD