申请/专利权人：超威半导体公司

申请日：2022-07-07

公开（公告）日：2024-03-22

公开（公告）号：CN117751696A

主分类号：H10B80/00

分类号：H10B80/00;H01L23/50

优先权：["20210709 US 17/371,459"]

专利状态码：在审-公开

法律状态：2024.03.22#公开

摘要：一种多管芯处理器半导体封装包括：第一基础集成电路IC管芯[204]，该第一基础IC管芯被配置为至少部分地基于3D堆叠在该第一基础IC管芯的顶部上的第一多个计算管芯[210]的配置的指示来向该第一多个计算管芯中的每个计算管芯提供唯一功率域[326,328]。在一些实施方案中，该半导体封装还包括：第二基础IC管芯[206]，该第二基础IC管芯包括3D堆叠在该第二基础IC管芯的顶部上的第二多个计算管芯；以及互连件[208]，该互连件将该第一基础IC管芯可通信地耦合到该第二基础IC管芯。

主权项：1.一种处理器，包括：第一基础集成电路IC管芯，所述第一基础IC管芯被配置为至少部分地基于堆叠在所述第一基础IC管芯的顶部上的第一多个计算管芯的配置的指示来向所述第一多个计算管芯中的每个计算管芯提供不同功率域。

全文数据：

权利要求：

百度查询： 超威半导体公司 多管芯堆叠功率输送

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD