申请/专利权人：三星电子株式会社

申请日：2019-11-19

公开（公告）日：2024-03-22

公开（公告）号：CN111355482B

主分类号：H03K19/20

分类号：H03K19/20;H03K19/00;H03K19/017

优先权：["20181220 US 62/783,171","20190313 US 16/352,816"]

专利状态码：有效-授权

法律状态：2024.03.22#授权;2021.04.23#实质审查的生效;2020.06.30#公开

摘要：公开了一种低功率低建立时间的集成时钟门控ICG单元。公开的ICG单元包括：NOR门，被配置为接收使能E信号和测试使能SE信号，并且输出EN信号。ICG单元可包括：复合门，被配置为接收EN信号和时钟CK信号，并且输出锁存使能ELAT信号。ICG单元还可包括：NAND门，被配置为接收ELAT信号和CK信号，并且输出反相使能时钟ECKN信号。ICG单元还可包括：反相器，被配置为从NAND门接收ECKN信号，并且输出使能时钟ECK信号。

主权项：1.一种低功率低建立时间的集成时钟门控单元，包括：NOR门，被配置为接收使能E信号和测试使能SE信号，并且输出门控使能EN信号；复合门，被配置为接收EN信号、时钟CK信号和反相使能时钟ECKN信号，并且输出锁存使能ELAT信号；NAND门，被配置为接收ELAT信号和CK信号，并且输出ECKN信号；以及反相器，被配置为从NAND门接收ECKN信号，并且输出使能时钟ECK信号，其中，复合门包括：第一P型晶体管P1，由从NOR门接收的EN信号进行门控；第二P型晶体管P2，串联连接到第一P型晶体管P1；以及第三P型晶体管P3，由ECKN信号进行门控，其中：第二P型晶体管P2由CK信号进行门控；第一P型晶体管P1连接在节点与第二P型晶体管P2之间；并且第三P型晶体管P3连接到逻辑高电压源并连接到所述节点，其中，所述节点被称为第一节点，并且其中，复合门还包括：第一N型晶体管N1，连接到逻辑低电压源，并且连接到第二节点；第二N型晶体管N2，串联连接到第一N型晶体管N1；以及第三N型晶体管N3，由逻辑高电压源进行门控，其中：第一N型晶体管N1由EN信号进行门控；第二N型晶体管N2连接到第一节点；第三N型晶体管N3连接到第二节点；第三N型晶体管N3不直接连接到由ELAT信号进行门控的任何晶体管；并且第三N型晶体管N3不直接连接到任何反相器。

全文数据：

权利要求：

百度查询： 三星电子株式会社 低功率低建立时间的集成时钟门控单元

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD