申请/专利权人：武汉精测电子技术股份有限公司

申请日：2016-02-05

公开（公告）日：2024-03-22

公开（公告）号：CN105744202B9

主分类号：H04N7/01

分类号：H04N7/01;G09G3/20

优先权：

专利状态码：有效-发明专利更正

法律状态：2024.03.22#发明专利更正;2018.03.02#专利权人的姓名或者名称、地址的变更;2018.01.30#授权;2016.08.03#实质审查的生效;2016.07.06#公开

摘要：本发明公开了一种V-BY-ONE信号处理方法及装置，该方法包括：1接收V-BY-ONE源图像信号，解析所述V-BY-ONE源图像信号得到恢复时钟和图像数据；2根据控制信号对所述图像数据进行剪切处理得到有效图像数据，并存储所述有效图像数据得到存储数据；3根据输出信号刷新率读取所述存储数据，并根据所述恢复时钟将读取的存储数据按照V-BY-ONE协议进行编码得到V-BY-ONE图像信号。本发明能够对V-BY-ONE源图像信号进行剪切处理及高速缓存，并使用恢复时钟作为输出信号的参考时钟，能将低刷新率、低lane数的V-BY-ONE源图像信号转换成高刷新率、高lane数的V-BY-ONE图像信号，避免了采用外置时钟线，从而降低了PCB布线难度，增强了信号的抗干扰能力及信号输出质量。

主权项：1.一种V-BY-ONE信号处理方法，其特征在于，包括以下步骤： 1接收V-BY-ONE源图像信号，解析所述V-BY-ONE源图像信 号得到恢复时钟和图像数据； 2根据控制信号对所述图像数据进行剪切处理得到有效图像 数据，并存储所述有效图像数据得到存储数据； 3根据输出信号刷新率读取指定lane数的所述存储数据，并 根据所述恢复时钟将读取的存储数据按照V-BY-ONE协议进行编码得 到V-BY-ONE图像信号。

全文数据：—种V-BY-ONE信号处理方法及装置技术领域[0001]本发明涉及图像信号处理技术领域，具体涉及一种V-BY-0NE信号处理方法及装置。背景技术[0002]随着显示面板制造技术的不断发展，目前4K分辨率的显示设备已经大规模普及，预计未来几年市场上会陆续出现8K、10K超高分辨率的显示模组。这些超高分辨率显示模组的信号源一般会采用V-BY-0NE信号，由于分辨率高、图像数据量大，8K分辨率的显示模组一般会采用32lane数据通道或者641ane的V-BY-0NE信号，10K分辨率的显示模组则会采用641ane的V-BY-ONEf目号。[0003]超高分辨率的显示模组在研发、生产等各个环节都会采用具有静态图片点屏功能的V-BY-0NE图像信号源对其画面显示质量进行检测。现有技术中，V-BY-0NE图像源一般基于FPGA架构实现，由于FPGA芯片性能的限制，目前单颗FPGA芯片最多能输出241ane的V-BY-0NE信号，因此在对超高分辨率显示模组进行点屏时采用单FPGA芯片方案不现实；使用多FPGA芯片方案时，一颗FPGA芯片输出161aneV-BY-0NE信号，然后由2颗（4颗）一起输出321ane641aneV-BY_0NE信号。对于多FPGA芯片方案，由于要求各laneV-BY-0NE信号参考时钟同源，因此会使用一根外置的时钟线，否则显示模组会出现画面闪烁等异常现象。而外置的时钟线会严重影响PCB的设计，导致布线难度加大，同时外置时钟线抗干扰能力差，会影响线缆的传输长度及信号质量。发明内容[0004]针对上述现有技术的不足，本发明公开一种V-BY-0NE信号处理方法及装置，对V-BY-0NE源图像信号进行剪切处理及高速缓存，并使用恢复时钟作为输出信号的参考时钟，能将低刷新率、低lane数的V-BY-ONE源图像信号转换成高刷新率、高lane数的V-BY-0NE图像信号，避免了采用外置时钟线，从而降低了PCB布线难度，增强了信号的抗干扰能力及信号输出质量。[0005]实现本发明目所采用的技术方案是:一种V-BY-0NE信号处理方法，该方法包括：[0006]1接收V-BY-0NE源图像信号，解析所述V-BY-0NE源图像信号得到恢复时钟和图像数据；[0007]2根据控制信号对所述图像数据进行剪切处理得到有效图像数据，并存储所述有效图像数据得到存储数据；[0008]3根据输出信号刷新率读取所述存储数据，并根据所述恢复时钟将读取的存储数据按照V-BY-0NE协议进行编码得到V-BY-0NE图像信号。[0009]优选的，所述控制信号包括图像剪切模式信息、源图像分辨率信息。[0010]优选的，所述图像剪切模式信息包括有效图像区域剪切指令。[0011]此外，本发明还提供一种V-BY-ONE信号处理装置，该装置包括一外部存储介质以及设置于一颗可编程逻辑器件中的V-BY-ONE源图像信号收发申旲块、图像剪切模块和V-BY-ONE图像信号输出模块；[0012]所述V-BY-0NE源图像信号收发模块用于接收V-BY-0NE源图像信号，并解析所述V-BY-0NE源图像信号得到恢复时钟和图像数据；[0013]所述图像剪切模块用于根据控制信号对所述图像数据进行剪切处理得到有效图像数据；[0014]所述外部存储介质用于存储所述有效图像数据得到存储数据；[0015]所述V-BY-0NE图像信号输出模块用于根据输出信号刷新率读取所述存储数据，并根据所述恢复时钟将读取的存储数据按照V-BY-0NE协议进行编码得到V-BY-0NE图像信号。[0016]优选的，本发明装置还包括设置于所述可编程逻辑器件中的缓存控制模块;所述图像剪切模块通过所述缓存控制模块将所述有效图像数据写入所述外部存储介质;所述BY-0NE图像信号输出模块通过所述缓存控制模块读取所述外部存储介质中的存储数据。[0017]本发明具有以下优点：[0018]1本发明对V-BY-0NE源图像信号的有效图像数据进行高速缓存处理，能将低刷新率、低lane数的V-BY-0NE源图像信号转换成高刷新率、高lane数的V-BY-0NE图像信号。[0019]2采用多个本发明装置并行进行信号处理，由于使用恢复时钟作为输出信号的参考时钟，各个装置输出信号的参考时钟同源，避免了采用外置时钟线，从而降低了PCB布线难度，增强了信号的抗干扰能力及信号输出质量附图说明[0020]图1为本发明V-BY-0NE信号处理装置的结构框图。[0021]图2为本发明V-BY-0NE信号处理装置应用于高分辨率模组检测的架构图。[0022]图3为本发明V-BY-0NE信号处理装置应用于10K模组检测的实施例。[0023]图4为本发明V-BY-0NE信号处理装置应用于8K模组检测的实施例。具体实施方式[0024]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。[0025]如图1所示，本发明公开的一种V-BY-0NE信号处理装置包括设置于一颗可编程逻辑器件中的V-BY-0NE源图像信号收发模块、图像剪切模块、缓存控制模块和V-BY-ONE图像信号输出模块，以及一个与缓存控制模块电连接的外部存储介质。[0026]上述实施例中，V-BY-0NE源图像信号收发模块用于接收V-BY-ONE源图像信号，并解析V-BY-0NE源图像信号得到恢复时钟和图像数据；图像剪切模块用于根据控制信号对图像数据进行剪切处理得到有效图像数据;外部存储介质用于存储有效图像数据得到存储数据;缓存控制模块用于实现对外部存储介质进行数据的读写;V-BY-ONE图像信号输出模块用于根据输出信号刷新率读取存储数据，并根据恢复时钟将读取的存储数据按照V-BY-0NE协议进行编码得到V-BY-0NE图像信号。[0027]上述实施例中，可编程逻辑器件选用FPGA芯片；外部存储介质选用DDR缓存芯片；控制信号采用IIC接口或UART接口等低速通讯接口进行传输。[0028]上述实施例中，控制信号包括图像剪切模式信息、源图像分辨率信息，其中图像剪切模式分为十字剪切模式或者垂直剪切模式。[0029]如图2所示，当采用一个低分辨率、低刷新率、低lane数的V-BY-ONE信号源检测一个高分辨率的V-BY-0NE模组时，可以使用多个本发明装置并行工作构成一个检测系统。为了便于对本发明做进一步的说明，下文将本发明装置称为V-BY-0NE信号处理装置。[0030]10K模组检测实施例：[0031]如图3所示，采用一个分辨率为5120x2160、41ane信号接口的V-BY-ONE信号源为一个分辨率为l〇24〇x432〇、641ane信号接口的V-BY-ONE模组提供图像检测信号，可以采用4个V-BY-0NE信号处理装置并行工作对V-BY-ONE图像信号进行处理。[0032]上述实施例中，V-BY-ONE信号源为4个V-BY-0NE信号处理装置分别分配了41ane的V-BY-0NE源图像信号，并用IIC接口为4个V-BY-ONE信号处理装置分别分配了控制信号。V-BY-0NE信号处理装置上电后，V-BY-ONE信号源根据V-BY-0NE模组的模组信息分别对4个V-BY-0NE信号处理装置进行初始化并下发控制信息，控制信息包括分辨率10240x4320、刷新率60Hz、十字剪切模式、有效图像区域，其中V-BY-ONE信号处理装置1的有效图像区域对应附图中的1号区域，V-BY-ONE信号处理装置2的有效图像区域对应附图中的2号区域，V-BY-ONE信号处理装置3的有效图像区域对应附图中的3号区域，V-BY-ONE信号处理装置4的有效图像区域对应附图中的4号区域。[0033]上述实施例中，V-BY-ONE信号处理装置初始化完成后的信号处理过程为：[0034]1V-BY-0NE信号源为4个V-BY-ONE信号处理装置分别发送41ane10K的V-BY-0NE源图像信号；[0035]24个V-BY-0NE信号处理装置分别对V-BY-ONE源图像信号进行解析，生成恢复时钟和图像数据；[0036]⑶4个V-BY-0NE信号处理装置根据控制信息分别对图像数据进行剪切处理，获取对应有效图像区域的图像数据；[0037]⑷4个V-BY-0NE信号处理装置分别将有效图像区域的图像数据送入DDR缓存芯片中缓存；[0038]54个¥-8¥-0呢信号处理装置分别以60也的刷新率从001?缓存中读取16111〇的图像数据，；[0039]64个V-BY-0NE信号处理装置分别根据恢复时钟将读取的161ane图像数据按照V-BY-0NE协议进行编码得到一共641ane的V-BY-0NE图像信号。[0040]上述实施例中，由于各个V-BY-ONE信号处理装置均使用恢复时钟作为参考时钟进行V-BY-0NE编码，所以各个V-BY-ONE信号处理装置生成的V-BY-0NE图像信号的参考时钟同源。[0041]8K模组检测实施例：[0042]如图4所示，采用一个分辨率为3840x2160、41ane信号接口的V-BY-ONE信号源为一个分辨率为7680x432〇、32lane信号接口的V-BY-ONE模组提供图像检测信号，可以采用2个V-BY-0NE信号处理装置并行工作对V-BY-ONE图像信号进行处理。[0043]上述实施例中，V-BY-ONE信号源为2个V-BY-0NE信号处理装置分别分配了41ane的V-BY-0NE源图像信号，并用IIC接口为2个V-BY-ONE信号处理装置分别分配了控制信号。V-BY-0NE信号处理装置上电后，V-BY-0NE信号源根据V-BY-0NE模组的模组信息分别对2个V-BY-0NE信号处理装置进行初始化并下发控制信息，控制信息包括分辨率7680x4320、刷新率60Hz、垂直剪切模式、有效图像区域，其中V-BY-ONE信号处理装置1的有效图像区域对应附图中的1号区域，V-BY-0NE信号处理装置2的有效图像区域对应附图中的2号区域。[0044]上述实施例中，V-BY-0NE信号处理装置初始化完成后的信号处理过程为：[0045]1V-BY-0NE信号源为2个V-BY-0NE信号处理装置分别发送41ane8K的V-BY-ONE源图像信号；[0046]22个V-BY-0NE信号处理装置分别对V-BY-0NE源图像信号进行解析，生成恢复时钟和图像数据；[0047]32个V-BY-ONE信号处理装置根据控制信息分别对图像数据进行剪切处理，获取对应有效图像区域的图像数据；[0048]⑷2个V-BY-0NE信号处理装置分别将有效图像区域的图像数据送入DDR缓存芯片中缓存；[0049]52个V-BY-0NE信号处理装置分别以60Hz的刷新率从DDR缓存中读取161ane的图像数据，；[0050]62个V-BY-0NE信号处理装置分别根据恢复时钟将读取的161ane图像数据按照V-BY-0NE协议进行编码得到一共321ane的V-BY-0NE图像信号。[0051]同样地，上述实施例中，由于各个V-BY-ONE信号处理装置均使用恢复时钟作为参考时钟进行V-BY-ONE编码，所以各个V-BY-ONE信号处理装置生成的V-BY-0NE图像信号的参考时钟同源。[0052]本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而己，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

权利要求：1.一种V-BY-ONE信号处理方法，其特征在于，包括以下步骤：⑴接收V-BY-0NE源图像信号，解析所述V-BY-0NE源图像信号得到恢复时钟和图像数据；2根据控制信号对所述图像数据进行剪切处理得到有效图像数据，并存储所述有效图像数据得到存储数据；3根据输出信号刷新率读取指定lane数的所述存储数据，并根据所述恢复时钟将读取的存储数据按照V-BY-0NE协议进行编码得到V-BY-0NE图像信号。2.根据权利要求1所述的一种V-BY-0NE信号处理方法，其特征在于，所述控制信号包括图像剪切模式信息、源图像分辨率信息。3.根据权利要求2所述的一种V-BY-0NE信号处理方法，其特征在于，所述图像剪切模式为十字剪切模式或垂直剪切模式。4.根据权利要求3所述的一种V-BY-0NE信号处理方法，其特征在于，所述图像剪切模式信息包括有效图像区域剪切指令。5.根据权利要求4所述的一种V-BY-0NE信号处理方法，其特征在于，步骤2中所述剪切处理具体包括:根据所述有效图像区域剪切指令对所述图像数据进行剪切，得到有效图像数据。6.根据权利要求1所述的一种V-BY-0NE信号处理方法，其特征在于，所述控制信号采用低速通信接口传输。7.根据权利要求6所述的一种V-BY-ONE信号处理方法，其特征在于，所述低速通信接口为IIC接口或UART接口。8.—种V-BY-0NE信号处理装置，其特征在于，包括一外部存储介质以及设置于一颗可编程逻辑器件中的V-BY-0NE源图像信号收发模块、图像剪切模块和V-BY-ONE图像信号输出模块;其中，所述V-BY-0NE源图像信号收发模块用于接收V-BY-0NE源图像信号，并解析所述V-BY-ONE源图像信号得到恢复时钟和图像数据；所述图像剪切模块用于根据控制信号对所述图像数据进行剪切处理得到有效图像数据；所述外部存储介质用于存储所述有效图像数据得到存储数据；所述V-BY-0NE图像信号输出模块用于根据输出信号刷新率读取指定lane数的所述存储数据，并根据所述恢复时钟将读取的存储数据按照V—BY_0NE协议进行编码得到V—BY-0NE图像信号。9.根据权利要求8所述的一种V-BY-ONE信号处理装置，其特征在于，还包括设置于所述可编程逻辑器件中的缓存控制模块;所述图像剪切模块通过所述缓存控制模块将所述有效图像数据写入所述外部存储介质;所述V_BY_0NE图像信号输出模块通过所述缓存控制模块读取所述外部存储介质中的存储数据。—10.根据权利要求8所述的一种V-BY-ONE信号处理装置，其特征在于，所述控制信号采用低速通信接口传输，所述控制信号包括有效图像区域剪切指令。

百度查询： 武汉精测电子技术股份有限公司 一种V-BY-ONE信号处理方法及装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD