申请/专利权人：杰华特微电子股份有限公司

申请日：2023-12-26

公开（公告）日：2024-03-22

公开（公告）号：CN117476645B

主分类号：H01L27/092

分类号：H01L27/092;H01L29/40;H01L29/06;H01L21/8238

优先权：

专利状态码：有效-授权

法律状态：2024.03.22#授权;2024.02.20#实质审查的生效;2024.01.30#公开

摘要：公开了一种半导体器件及其制造方法、集成电路，半导体器件包括：衬底；第一埋层，位于衬底上方，具有第一掺杂类型；外延层，位于衬底上方，且覆盖第一埋层；第一阱区，具有第一掺杂类型，从外延层的表面向内部延伸，与第一埋层相接触，第一阱区与第一埋层形成盆状结构；第二阱区，具有第二掺杂类型，从外延层的表面向内部延伸，位于盆状结构的内部，且与盆状结构分隔；第一注入区和第二注入区，间隔分布在第二阱区内的上部，分别具有第一掺杂类型和第二掺杂类型；以及场板层，位于盆状结构内部的外延层上方，且同时覆盖第二阱区和外延层。该场板层可以调节第二阱区和盆状结构之间的电场，使得器件可以承受正负向高压。

主权项：1.一种半导体器件，包括：衬底；第一埋层，位于所述衬底上方，具有第一掺杂类型；外延层，位于所述衬底上方，且覆盖所述第一埋层；第一阱区，具有第一掺杂类型，从所述外延层的表面向内部延伸，与所述第一埋层相接触，所述第一阱区与所述第一埋层形成盆状结构；第二阱区，具有第二掺杂类型，从所述外延层的表面向内部延伸，位于所述盆状结构的内部，且与所述盆状结构分隔，所述第一掺杂类型和所述第二掺杂类型相反；第一注入区和第二注入区，间隔分布在所述第二阱区内的上部，分别具有第一掺杂类型和第二掺杂类型；以及场板层，位于所述盆状结构内部的所述外延层上方，且同时覆盖所述第二阱区和所述外延层，其中，作为漏极的所述第一注入区接收负电压时，所述盆状结构和所述第二阱区之间的PN结反偏来承受电压。

全文数据：

权利要求：

百度查询： 杰华特微电子股份有限公司 半导体器件及其制造方法、集成电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD