申请/专利权人：深圳镓楠半导体科技有限公司

申请日：2023-11-20

公开（公告）日：2024-03-29

公开（公告）号：CN117790306A

主分类号：H01L21/335

分类号：H01L21/335;H01L21/28;H01L29/51;H01L29/49;H01L29/778;H01L27/02

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.16#实质审查的生效;2024.03.29#公开

摘要：本申请提供了基于多晶硅栅极的耗尽型MIS器件、器件版图结构以及制造方法，耗尽型MIS器件的制造方法包括以下步骤：形成异质结；在异质结的表面从下至上依次淀积第一介质层和第二介质层；自第二介质层的上表面向下开口，直至第一介质层；在形成开口后，沉积多晶硅；在沉积多晶硅后，向多晶硅内注入改进离子形成低阻值多晶硅层；对所述低阻值多晶硅层进行刻蚀得到栅电极；在形成栅电极后，淀积第三介质层；在所述栅电极的两侧形成源电极和漏电极。本申请具有以下优点：采用先栅工艺，避免欧姆接触刻蚀影响器件的栅电极，提升器件的电性能，均匀性，和可靠性。采用多晶硅作为栅极材料，多晶硅具有很好的温度稳定性，因此可以很好的避开欧姆金属高温退火的影响。

主权项：1.一种基于多晶硅栅极的耗尽型MIS器件的制造方法，其特征在于，包括以下步骤：形成异质结；在异质结的上表面从下至上依次淀积第一介质层和第二介质层；自第二介质层的上表面向下开口，直至第一介质层；在形成开口后，沉积多晶硅；在沉积多晶硅后，向多晶硅内注入改进离子形成低阻值多晶硅层；对所述低阻值多晶硅层进行刻蚀得到栅电极；在形成栅电极后，淀积第三介质层；在形成第三介质层后，在所述栅电极的两侧形成源电极和漏电极。

全文数据：

权利要求：

百度查询： 深圳镓楠半导体科技有限公司 基于多晶硅栅极的耗尽型MIS器件、器件版图结构以及制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD