申请/专利权人：上海无问芯穹智能科技有限公司

申请日：2023-12-18

公开（公告）日：2024-04-02

公开（公告）号：CN117806590A

主分类号：G06F7/52

分类号：G06F7/52;G06F7/53;G06F17/16

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.19#实质审查的生效;2024.04.02#公开

摘要：本发明提供了一种矩阵乘硬件架构，包括：规约网络，包括由多个规约网络节点形成的多级树形拓扑，所述规约网络节点包括数据选择器和两条计算通路；数字信号处理单元DSP48链，由多个数字信号处理单元DSP48级联，相邻所述数字信号处理单元DSP48的输出端分别接入首级树形拓扑中的同一规约网络节点的两条计算通路，两条计算通路的输出经数据选择器后连接至上一级树形拓扑中的规约网络节点；本申请将FSB的加法树改为适配DSP48结构的加法链，从而复用DSP48的后加法器，提高了硬件利用率；同时，本申请的硬件架构能够将高位的符号位扩展改为补0，从而大大节省资源和优化时序。

主权项：1.一种矩阵乘硬件架构，其特征在于，包括：规约网络，包括由多个规约网络节点形成的多级树形拓扑，所述规约网络节点包括数据选择器和两条计算通路；数字信号处理单元DSP48链，由多个数字信号处理单元DSP48级联，相邻两个所述数字信号处理单元DSP48的输出端分别接入首级树形拓扑中的同一规约网络节点的两条计算通路，两条计算通路的输出经数据选择器后连接至上一级树形拓扑中的规约网络节点。

全文数据：

权利要求：

百度查询： 上海无问芯穹智能科技有限公司 一种矩阵乘硬件架构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD