申请/专利权人：电子科技大学

申请日：2022-07-19

公开（公告）日：2024-04-02

公开（公告）号：CN115189565B

主分类号：H02M1/38

分类号：H02M1/38;H02M1/088

优先权：

专利状态码：有效-授权

法律状态：2024.04.02#授权;2022.11.01#实质审查的生效;2022.10.14#公开

摘要：本发明属于集成电路领域，具体涉及一种用于高压半桥栅驱动芯片的死区时间控制电路。本发明的死区控制电路包括片外电阻采样电路，模式判断与控制电路和死区时间调制电路三部分，片外电阻采样电路根据片外死区控制电阻RDT的值，将其转化为与阻值成比例的电压VDT并送到模式判断与控制电路中，根据VDT的值产生不同的输出信号以表征进入不同的死区控制模式，高低侧信号HIN和LIN经过死区时间调整电路后产生包含对应死区时间的输出信号。本发明提出的死区时间控制电路可根据不同的外部应用条件，选择不同的死区时间，使得在宽范围的应用场景下都能有合适的死区时间，从而有效降低半桥拓扑里上管与下管的穿通风险和死区时间内所带来的功耗损失。

主权项：1.一种用于高压半桥栅驱动芯片的死区时间控制电路，包括片外电阻、片外电阻采样电路、模式判断与控制电路、死区时间调制电路；其特征在于，所述片外电阻采样电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第一电阻、第二电阻、运算放大器；第二PMOS管的源极接电源，其栅极接第一PMOS管的漏极；第一PMOS管的源极接第二PMOS管的漏极，第一PMOS管的栅极接第二电阻的另一端，第二电阻的一端接第一PMOS管的漏极；第一NMOS管的漏极接第二电阻的另一端，其栅极接运算放大器的输出端，其源极通过第一电阻后接地；运算放大器的同相输入端接第一基准电压，其反相输入端接第一NMOS管的源极；第三PMOS管的源极接电源，其栅极接第一PMOS管的漏极；第四PMOS管的源极接第三PMOS管的漏极，第四PMOS管的栅极接第二电阻的另一端，其漏极通过片外电阻后接地；第四PMOS管与片外电阻的连接点为片外电阻采样电路的输出端，且定义输出电压为VDT；所述模式判断与控制电路包括第一或非门、第一反相器、第二反相器、第三反相器、最大延时产生模块、第二NMOS管、第三NMOS管、第一电容、第一比较器、第二比较器、第三比较器、第一电流源、第二电流源、第三电流源；第一或非门的两个输入端分别接死区时间调制电路的第一反馈信号和第二反馈信号，第一或非门的输出端接第二NMOS管的栅极和第一反相器的输入端；第二NMOS管的漏极接第一电流源的输出端、第一电容的一端、第一比较器的反相输入端，第二NMOS管的源极和第一电容的另一端接地；第一比较器的同相输入端接VDT，其输出端接第三NMOS管的漏极，第一比较器的电源端接第三电流源的输出端，第一比较器的电源端还通过开关后接第二电流源的输出端；第一反相器的输出端接第二反相器的输入端，且第一反相器的输出信号作为开关的使能信号；第二反相器的输出端接最大延时产生模块的输入端，最大延时产生模块的输出端接第三反相器的输入端，第三反相器的输出端接第三NMOS管的栅极，第三NMOS管的源极接地；第一比较器的输出端和第三NMOS管的连接点作为模式判断与控制电路的第一输出端；第二比较器的反相输入端接VDT，其同相输入端接第二基准电压，第二比较器的输出端作为模式判断与控制电路的第二输出端；第三比较器的反相输入端接VDT，其同相输入端接第三基准电压，第三比较器的输出端作为模式判断与控制电路的第三输出端；所述最大延时产生模块包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第二电容、第三电阻、第二或非门、第四反相器，第五PMOS管的源极接电源，其栅极接第二反相器的输出端，其漏极接第三电阻的一端；第六PMOS管的源极接第五PMOS管的漏极，第六PMOS管的漏极接第三电阻的另一端、第二电容的一端、第四NMOS管的漏极、第七PMOS管的栅极、第八PMOS管的栅极、第六NMOS管的栅极、第五NMOS管的栅极；第四NMOS管的栅极接第二反相器的输出端，第四NMOS管的源极、第二电容的另一端、第五NMOS管的源极接电源；第七PMOS管的源极接电源，其漏极接第八PMOS管的源极和第九PMOS管的源极，第九PMOS管的漏极接地；第六NMOS管的漏极接第八PMOS管的漏极和第二或非门的一端，第二或非门的另一端接第二反相器的输出端，第二或非门的输出端接第四反相器的输入端；第六NMOS管的源极接第五NMOS管的漏极和第七NMOS管的源极，第七NMOS管的漏极接地；第四反相器的输出端、第九PMOS管的栅极、第七NMOS管的栅极连接作为最大延时产生模块的输出端；所述死区时间调制电路包括第五反相器、第六反相器、第七反相器、第八反相器、第九反相器、第十反相器、第十一反相器、第十二反相器、第一与非门、第二与非门、第三与非门、第四与非门、第五与非门、第六与非门、第七与非门、第八与非门、第一D触发器和第二D触发器；第五反相器的输入端接高侧输入信号，其输出端接第六反相器的输入端；第六反相器的输出端接第一与非门的一个输入端和第三与非门的一个输入端，第一与非门的另一个输入端接第五与非门的输出端，第一与非门的输出端接第七反相器的输入端；第七反相器的输出端接第二与非门的一个输入端，第二与非门的另一个输入端接第六与非门的输出端，第二与非门的输出端接第八反相器的输入端，第八反相器的输出端为死区时间调制电路的第一输出端；第一D触发器的时钟信号输入端接高侧输入信号，其复位信号端接模式判断与控制电路的第一输出端，第一D触发器的输出端接第四与非门的一个输入端，同时第一触发器的输出端输出死区时间调制电路的第一反馈信号；第四与非门的另一个输入端接第十三反相器的输出端，第四与非门的输出端接第八与非门的一个输入端；第十三反相器的输入端接第九与非门的输出端，第九与非门的两个输入端分别接模式判断与控制电路的第二输出端和模式判断与控制电路的第三输出端；第二D触发器的时钟信号输入端接低侧输入信号，其复位信号端接模式判断与控制电路的第一输出端，第二D触发器的输出端接第六与非门的一个输入端，同时第二D触发器的输出端输出死区时间调制电路的第二反馈信号；第六与非门的另一个输入端接第十三反相器的输出端；第九反相器的输入端接低侧输入信号，其输出端接第十反相器的输入端，第十反相器的输出端接第五与非门的一个输入端和第七与非门的一个输入端，第五与非门的另一个输入端接模式判断与控制电路的第三输出端；第七与非门的另一个输入端接第三与非门的输出端，第三与非门的另一个输入端接模式判断与控制电路的第三输出端，第七与非门的输出端接第十一反相器的输入端；第十一反相器的输出端接第八与非门的另一个输入端，第八与非门的输出端接第十二反相器的输入端，第十二反相器的输出端为死区时间调制电路的第二输出端。

全文数据：

权利要求：

百度查询： 电子科技大学 一种用于高压半桥栅驱动芯片的死区时间控制电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD