申请/专利权人：北京时代民芯科技有限公司;北京微电子技术研究所

申请日：2021-09-28

公开（公告）日：2024-04-02

公开（公告）号：CN113886158B

主分类号：G06F11/22

分类号：G06F11/22;G06F11/263

优先权：

专利状态码：有效-授权

法律状态：2024.04.02#授权;2022.01.21#实质审查的生效;2022.01.04#公开

摘要：本发明涉及一种自动化的FPGA故障注入测试系统以及方法，该方法包括通过上位机软件读取待测电路文件；提取其中的输入输出信号等用户设计相关的信息；根据提取的信息自动生成用户设计控制电路，并与预定义的故障注入控制电路进行互连结合，自动生成完整的故障注入系统文件；通过Tcl脚本自动执行下位机硬件的综合实现过程；从而实现故障注入系统的自动化生成。本发明降低了故障注入系统的开发难度和使用门槛，节省了手工搭建故障注入系统的繁琐，使得设计人员无需深入研究复杂的FPGA设计方法，无需具备电路设计基础，即可方便进行故障注入系统的开发与搭建，提升了故障注入系统的使用范围，设计人员可以快速便捷地评估FPGA电路的可靠性。

主权项：1.一种自动化的FPGA故障注入测试系统，其特征在于包括上位机和下位机故障注入硬件系统，下位机故障注入硬件系统包括用户设计控制电路与故障注入控制电路；其中：用户设计控制电路包括待测电路、参照电路、激励产生电路、结果比较电路；参照电路为待测电路的复制，均包括m位输入总线和n位输出总线，m位输入总线同时连接至激励产生电路，n位输出端口同时连接至结果比较电路,m,n均大于等于1；激励产生电路，接收激励启动信号后进行初始化，初始化之后每个时钟周期随机生成m位数据，作为测试激励，同时发送给参照电路和待测电路，2m个时钟周期遍历m位输入总线的2m个数据；结果比较电路，用于比较参照电路和待测电路受到激励驱动之后输出总线上的数据是否相同，如果不同，则累加注入故障计数值，否则，保持注入故障计数值不变，之后将注入故障计数值发送给串口通信电路；初始状态下或者收到故障注入测试启动信号之后，将注入故障计数清零；故障注入控制电路包括过程控制电路、重配接口控制电路与串口通信电路；过程控制电路，通过串口通信电路接收故障注入命令消息，解析故障注入命令消息，得到故障注入测试的首地址、末地址，向用户设计控制电路发送故障注入测试启动信号，从首地址开始，遍历测试地址，对于每个测试地址，通过重配接口控制电路回读对应地址的帧数据，将回读的帧数据按位翻转得到重配帧数据，再通过重配接口控制电路将重配帧数据写入对应地址中，对于每个地址的帧数据一次翻转一个数据位，遍历所有数据位，每写入一次重配帧数据，向用户设计控制电路发送一次激励启动信号。

全文数据：

权利要求：

百度查询： 北京时代民芯科技有限公司;北京微电子技术研究所 一种自动化的FPGA故障注入测试系统以及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD