申请/专利权人：浙江驰拓科技有限公司

申请日：2022-09-30

公开（公告）日：2024-04-09

公开（公告）号：CN117849574A

主分类号：G01R31/28

分类号：G01R31/28

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.26#实质审查的生效;2024.04.09#公开

摘要：本发明提供一种MRAM阵列的测试电路及测试方法，测试电路包括：灵敏放大器；多个第一选通晶体管，灵敏放大器的同相输入端通过各第一选通晶体管连接至各数据列的位线；多个第二选通晶体管，灵敏放大器的反相输入端通过各第二选通晶体管连接至各参考列的位线；以及，电流调节电路，用于在测试模式下对数据列上预先写入“1”的各位元进行读“1”操作时，减小灵敏放大器的反相输入端的电流；还用于在测试模式下对数据列上预先写入“0”的各位元进行读“0”操作时，减小灵敏放大器的同相输入端的电流。本发明能够提高芯片出厂测试的筛片能力。

主权项：1.一种MRAM阵列的测试电路，其特征在于，所述MRAM阵列以两列为一组，一组中的其中一列作为数据列，另一列作为所述数据列的参考列，所述数据列上的各位元用于存储数据，所述参考列上的各位元用于存储与其连接于同一条字线的所述数据列上的位元相反的数据，所述测试电路包括：灵敏放大器；多个第一选通晶体管，所述灵敏放大器的同相输入端通过各所述第一选通晶体管连接至各所述数据列的位线；多个第二选通晶体管，所述灵敏放大器的反相输入端通过各所述第二选通晶体管连接至各所述参考列的位线；以及，电流调节电路，用于在测试模式下对所述数据列上预先写入“1”的各位元进行读“1”操作时，减小所述灵敏放大器的反相输入端的电流；还用于在测试模式下对所述数据列上预先写入“0”的各位元进行读“0”操作时，减小所述灵敏放大器的同相输入端的电流。

全文数据：

权利要求：

百度查询： 浙江驰拓科技有限公司 MRAM阵列的测试电路及测试方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD