申请/专利权人:上海积塔半导体有限公司
申请日:2024-01-03
公开(公告)日:2024-04-09
公开(公告)号:CN117849585A
主分类号:G01R31/28
分类号:G01R31/28;G01R31/52;G01N21/35;G01N27/04
优先权:
专利状态码:在审-实质审查的生效
法律状态:2024.04.26#实质审查的生效;2024.04.09#公开
摘要:本发明提供一种半导体芯片的测试结构及测试方法。半导体芯片具有栅极和源极;半导体芯片的测试结构包括:栅极焊盘,通过栅引线电性连接至所有栅极,栅引线包括至少一栅总线以及多个栅支线,栅总线自栅极焊盘引出,每一栅极通过一栅支线连接至栅总线;源极焊盘,电性连接至所有源极;测试焊盘,通过测试引线连接至栅总线。上述技术方案通过在测试结构内增设连接至栅总线的测试焊盘,用于对栅极焊盘及测试焊盘分别加压进行两次热点信号采集,并通过两次热点信号的位置是否均位于栅极焊盘处判定栅极焊盘是否为芯片失效位置,省去了繁杂的物理分析,该测试结构可以简化测试方法,能够提高功率芯片缺陷定位的成功率,具有较高的实际应用价值。
主权项:1.一种半导体芯片的测试结构,所述半导体芯片具有多个栅极和多个源极;其特征在于,所述结构包括:栅极焊盘,通过栅引线电性连接至所有所述栅极,所述栅引线包括至少一栅总线以及多个栅支线,所述栅总线自所述栅极焊盘引出,每一所述栅极通过一所述栅支线连接至所述栅总线;源极焊盘,电性连接至所有所述源极;测试焊盘,通过测试引线连接至所述栅总线。
全文数据:
权利要求:
百度查询: 上海积塔半导体有限公司 半导体芯片的测试结构及测试方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。