申请/专利权人：苏州联讯仪器股份有限公司

申请日：2023-11-08

公开（公告）日：2024-04-09

公开（公告）号：CN117420342B

主分类号：G01R13/02

分类号：G01R13/02;G06F5/06;G06F3/06;G06F15/78

优先权：

专利状态码：有效-授权

法律状态：2024.04.09#授权;2024.02.06#实质审查的生效;2024.01.19#公开

摘要：本发明公开了一种多通道采集方法、装置、系统、FPGA及采样示波器，涉及采样示波器设计领域，该方法应用于FPGA，包括：获取外部输入的ADC采样的触发信号；在接收到外部处理器发送的采样指令后，根据每次获取的触发信号，配置增量时延，对预设数量的ADC的ADC数据进行预设次数的采样，并将采样得到的ADC数据存储到外部存储器中；在接收到外部处理器的采样读取指令后，将外部存储器中的ADC数据传输到外部处理器；本发明利用FPGA的并行处理能力，能够对多通道的ADC数据进行并行采样，并使每触发一次能够进行多次采样，减小了触发次数，提升了采样效率，降低了测量时间。

主权项：1.一种多通道采集方法，其特征在于，应用于FPGA，包括：获取外部输入的ADC采样的触发信号；其中，所述触发信号的频率在ADC采样时钟范围内；在接收到外部处理器发送的采样指令后，根据每次获取的所述触发信号，配置增量时延，对预设数量的ADC的ADC数据进行预设次数的采样，并将采样得到的ADC数据存储到外部存储器中；其中，所述FPGA分别与所述外部处理器和所述外部存储器连接，所述预设数量和所述预设次数均为大于或等于2的正整数；在接收到所述外部处理器的采样读取指令后，将所述外部存储器中的ADC数据传输到所述外部处理器；其中，所述根据每次获取的所述触发信号，配置增量时延，对预设数量的ADC的ADC数据进行预设次数的采样，并将采样得到的ADC数据存储到外部存储器中，包括：根据每次获取的所述触发信号，通过粗调操作和细调操作调整所述增量时延，对所述预设数量的ADC的ADC数据进行预设次数的采样；其中，所述粗调操作对应的延迟时间大于所述细调操作对应的延迟时间；将每次采样得到的各所述ADC的ADC数据，写入到各所述ADC各自对应的先入先出队列；将各所述ADC各自对应的先入先出队列中的ADC数据，写入到所述外部存储器中存储。

全文数据：

权利要求：

百度查询： 苏州联讯仪器股份有限公司 多通道采集方法、装置、系统、FPGA及采样示波器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD