申请/专利权人：华虹半导体(无锡)有限公司

申请日：2024-01-04

公开（公告）日：2024-04-05

公开（公告）号：CN117832281A

主分类号：H01L29/78

分类号：H01L29/78;H01L21/336;H01L29/06

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.23#实质审查的生效;2024.04.05#公开

摘要：本发明提供一种改善LDMOS击穿电压的结构，包括第一导电类型的衬底，衬底上具有终端区和原胞区，在终端区和原胞区上形成有第二导电类型的埋层，在衬底上形成有外延层，在外延层上形成有第二导电类型的深掺杂阱；在外延层上形成有浅沟槽隔离以定义出LDMOS器件的有源区，在外延层和衬底上形成有深沟槽隔离以形成高压区和其他器件之间的隔离；利用离子注入形成的位于终端区和原胞区上第一导电类型的体区和第二导电类型的漂移区，体区和漂移区之间具有横向间距，在终端区上的深掺杂阱上形成有第二导电类型的掺杂阱；其中，终端区中的深掺杂阱与漂移区不接触，原胞区中的深掺杂阱与漂移区接触。本发明能够提高器件的整体击穿电压，设计成本低。

主权项：1.一种改善LDMOS击穿电压的结构，其特征在于，包括：第一导电类型的衬底，所述衬底上具有终端区和原胞区，所述终端区和所述元胞区位于高压区，在所述终端区和所述原胞区上形成有第二导电类型的埋层，在所述衬底上形成有外延层，在所述外延层上形成有第二导电类型的深掺杂阱；在所述外延层上形成有浅沟槽隔离以定义出LDMOS器件的有源区，在所述外延层和所述衬底上形成有深沟槽隔离以形成所述高压区和其他器件之间的隔离；利用离子注入形成的位于所述终端区和所述原胞区上第一导电类型的体区和第二导电类型的漂移区，所述体区和所述漂移区之间具有横向间距，在所述终端区上的所述深掺杂阱上形成有第二导电类型的掺杂阱；其中，所述终端区中的所述深掺杂阱与所述漂移区不接触，所述原胞区中的所述深掺杂阱与所述漂移区接触；栅介质层以及位于所述栅介质层上的栅极多晶硅层，以及位于所述栅介质层、所述栅极多晶硅层上的侧墙，所述栅介质层、所述栅极多晶硅层的一端延伸至所述体区上，其另一端延伸至相邻所述漂移区上的所述浅沟槽隔离上；利用第二导电类型的离子注入形成的位于所述掺杂阱、所述体区、所述漂移区上的重掺杂区；其中，所述终端区上的所述深掺杂阱、所述掺杂阱、所述重掺杂区作为所述埋层的引出结构，所述漂移区上的所述重掺杂区作为漏端，所述体区上的所述重掺杂区作为源端，所述原胞区的LDMOS的漏端的漂移区掺杂浓度大于所述终端区的LDMOS器件漏端的漂移区掺杂浓度。

全文数据：

权利要求：

百度查询： 华虹半导体(无锡)有限公司 改善LDMOS击穿电压的结构及其制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD