申请/专利权人：武汉精立电子技术有限公司

申请日：2017-12-08

公开（公告）日：2024-04-05

公开（公告）号：CN109905119B

主分类号：H03K19/0175

分类号：H03K19/0175;H03K19/0185

优先权：

专利状态码：有效-授权

法律状态：2024.04.05#授权;2020.12.29#实质审查的生效;2019.06.18#公开

摘要：本发明涉及C_PHY信号技术领域，具体涉及一种基于双SSTL电路产生C_PHY信号的装置。包括集成于FPGA内部的第一SSTL电路、第二SSTL电路和第三SSTL电路，FPGA具有分别供第一SSTL电路、第二SSTL电路、第三SSTL电路输出的第一引脚、第二引脚和第三引脚，第一引脚和第二引脚后串联有三电平产生及电压调节电路和第一运放电路，第三引脚后串联有第二运放电路，第一SSTL电路和第二SSTL电路并联，第一SSTL电路、第二SSTL电路、三电平产生及电压调节电路和第一运放电路共同组成C_PHY信号的HS信号输出端，第三SSTL电路和第二运放电路共同组成C_PHY信号的LP信号输出端。基于FPGA实现C_PHY信号输出，其除了比使用SSD2830占用的FPGA管脚数量少，出相同的C_PHY信号，其采用的IO管脚大大减少，并节省了成本。

主权项：1.一种基于双SSTL电路产生C_PHY信号的装置，其特征在于，包括集成于FPGA内部的第一SSTL电路、第二SSTL电路和第三SSTL电路，所述FPGA具有分别供第一SSTL电路、第二SSTL电路、第三SSTL电路输出的第一引脚7、第二引脚8和第三引脚9，所述第一引脚7和第二引脚8后连接有三电平产生及电压调节电路和第一运放电路，其中，所述三电平产生及电压调节电路包括电阻R1、电阻R2、电阻R3和电阻R4，所述电阻R1一端与第一引脚7连接，另一端与电阻R2、电阻R3和电阻R4一端连接，所述电阻R2另一端与第二引脚8连接，所述电阻R3另一端接地，所述电阻R4另一端连接REF参考源，所述三电平产生及电压调节电路的电阻R4一端与第一运放电路连接，所述第三引脚9后串联有第二运放电路，所述第一SSTL电路和第二SSTL电路并联，所述第一SSTL电路、第二SSTL电路、三电平产生及电压调节电路和第一运放电路共同组成C_PHY信号的HS信号输出端，所述第三SSTL电路和第二运放电路共同组成C_PHY信号的LP信号输出端。

全文数据：一种基于双SSTL电路产生C_PHY信号的装置技术领域本发明涉及C_PHY信号技术领域，具体涉及一种基于双SSTL电路产生C_PHY信号的装置。背景技术如图1所示，C_PHY信号1个lane有3根信号，对于HS信号，每根信号可以出3种电平，典型值V＝400mV，所以VA＝34V＝300mV，VB＝12V＝200mV，VC＝14V＝100mV。如图2所示，C_PHYHS信号的差分效果是以VA-VB，VB-VC，VC-VA得到的，其电压范围为-200mV100mV–300mV到200mV300mV–100mV。如图3所示，C_PHYHS的差分信号有4种状态，分别是strong1，weak0，strong0，weak1，其中，strong1＝200mV；weak1＝100mV；week0＝-100mV；strong0＝-200mV。MIPIC_PHY是一种新的MIPI接口，可以支持更高速率。但是市场上能出C_PHY信号的芯片种类少，价格昂贵，主要技术由其它公司掌握。例如市面上的SSD2830C_PHY芯片，一片的单价在50～100$左右，占用FPGA管脚约60只，在一台设备中成本占比高。如图4所示，FPGASERDES信号速率高，用于产生C_PHY信号很合适。如：典型的SSTL电路只有两种状态0和1，但对电路进行改进可以使SSTL电路输出具备C_PHY信号的HS信号特性。发明内容为解决上述技术问题，本发明提供了一种管脚占用少，且成本低廉的基于双SSTL电路产生C_PHY信号的装置。本发明的技术方案是：一种基于双SSTL电路产生C_PHY信号的装置，包括集成于FPGA内部的第一SSTL电路、第二SSTL电路和第三SSTL电路，所述FPGA具有分别供第一SSTL电路、第二SSTL电路、第三SSTL电路输出的第一引脚、第二引脚和第三引脚，所述第一引脚和第二引脚后串联有三电平产生及电压调节电路和第一运放电路，所述第三引脚后串联有第二运放电路，所述第一SSTL电路和第二SSTL电路并联，所述第一SSTL电路、第二SSTL电路、三电平产生及电压调节电路和第一运放电路共同组成C_PHY信号的HS信号输出端，所述第三SSTL电路和第二运放电路共同组成C_PHY信号的LP信号输出端。较为优选的，所述三电平产生及电压调节电路包括电阻R1、电阻R2、电阻R3和电阻R4，所述电阻R1一端与第一引脚连接，另一端与电阻R2、电阻R3和电阻R4连接，所述电阻R2另一端与第二引脚连接，所述电阻R3另一端接地，所述电阻R4另一端连接REF参考源。较为优选的，所述第一运放电路包括第一运算放大器U1、电阻R5和电阻R6，所述第一运算放大器U1的正向信号输入端接入至电阻R1和电阻R2之间，所述第一运算放大器U1的反向信号输入端通过电阻R6接地，所述电阻R6的另一端与第一运算放大器U1的输出端之间连接电阻R5。较为优选的，所述第二运放电路包括第二运算放大器U2和电阻R7，所述第三引脚与第二运算放大器U2的正向信号输入端连接，所述第二运算放大器U2的反向信号输入端通过电阻R7与第二运算放大器U2的信号输出端连接。较为优选的，所述第一SSTL电路包括串联在VCC与地之间的第一MOS管第二MOS管，所述第一MOS管的源极与VCC连接，栅极与FPGA的第一控制端连接，所述第二MOS管的源极与地连接，栅极与FPGA的第二控制端连接，所述第一MOS管和第二MOS管的漏极共同构成第一SSTL电路的信号输出端。较为优选的，所述第二SSTL电路包括串联在VCC与地之间的第三MOS管和第四MOS管，所述第三MOS管的源极与VCC连接，栅极与FPGA的第三控制端连接，所述第四MOS管的源极与地连接，栅极与FPGA的第四控制端连接，所述第三MOS管和第四MOS管的漏极共同构成第二SSTL电路的信号输出端。较为优选的，所述第三SSTL电路包括串联在VCC与地之间的第五MOS管和第六MOS管，所述第五MOS管的源极与VCC连接，栅极与FPGA的第五控制端连接，所述第六MOS管的源极与地连接，栅极与FPGA的第六控制端连接，所述第五MOS管和第六MOS管的漏极共同构成第三SSTL电路的信号输出端。较为优选的，所述第一MOS管为P沟道MOS管，第二MOS管为N沟道MOS管。较为优选的，所述第三MOS管为P沟道MOS管，第四MOS管为N沟道MOS管。较为优选的，所述第一运放电路的放大倍数为两倍。本发明的有益效果：不依赖于第三方C_PHY芯片，采用基于FPGA的双SSTL电路输出，通过增加三电平产生及电压调节电路，并利用FPGA控制第一引脚和第二引脚高低点平的输出，使FPGA输出满足C_PHY信号标准。通过设置运放电路，能有效增加输出到屏的信号的驱动能力。本装置能基于FPGA实现C_PHY信号输出，其除了比使用SSD2830占用的FPGA管脚数量少，出相同的C_PHY信号，其采用的IO管脚大大减少，并节省了成本。附图说明图1为C_PHY信号示意图；图2为C_PHY信号的差分效果示意图；图3为C_PHY信号的眼图效果示意图；图4为SSTL经典电路示意图图5为本发明一种基于双SSTL电路产生C_PHY信号的装置电路图；图中：1—第一控制端，2—第二控制端，3—第三控制端，4—第四控制端，5—第五控制端，6—第六控制端，7—第一引脚，8—第二引脚，9—第三引脚，10—第一MOS管，11—第二MOS管，12—第三MOS管，13—第四MOS管，14—第五MOS管，15—第六MOS管。具体实施方式下面结合附图和实例对本发明作进一步说明，显然所述实例仅仅是本发明的一部分实例，而不是全部实例，所以所述实例不应理解为对本发明的限制。如图5所示，一种基于双SSTL电路产生C_PHY信号的装置，包括集成于FPGA内部的第一SSTL电路、第二SSTL电路和第三SSTL电路，FPGA具有分别供第一SSTL电路、第二SSTL电路、第三SSTL电路输出的第一引脚7、第二引脚8和第三引脚9，第一引脚7和第二引脚8后串联有三电平产生及电压调节电路和第一运放电路，第三引脚9后串联有第二运放电路，第一SSTL电路和第二SSTL电路并联，第一SSTL电路、第二SSTL电路、三电平产生及电压调节电路和第一运放电路共同组成C_PHY信号的HS信号输出端，第三SSTL电路和第二运放电路共同组成C_PHY信号的LP信号输出端。三电平产生及电压调节电路包括电阻R1、电阻R2、电阻R3和电阻R4，电阻R1一端与第一引脚7连接，另一端与电阻R2、电阻R3和电阻R4连接，电阻R2另一端与第二引脚8连接，电阻R3另一端接地，电阻R4另一端连接REF参考源。第一运放电路包括第一运算放大器U1、电阻R5和电阻R6，第一运算放大器U1的正向信号输入端接入至电阻R1和电阻R2之间，第一运算放大器U1的反向信号输入端通过电阻R6接地，电阻R6的另一端与第一运算放大器U1的输出端之间连接电阻R5。第二运放电路包括第二运算放大器U2和电阻R7，第三引脚9与第二运算放大器U2的正向信号输入端连接，第二运算放大器U2的反向信号输入端通过电阻R7与第二运算放大器U2的信号输出端连接。第一SSTL电路包括串联在VCC与地之间的第一MOS管10、第二MOS管11，第一MOS管10的源极与VCC连接，栅极与FPGA的第一控制端1连接，第二MOS管11的源极与地连接，栅极与FPGA的第二控制端2连接，第一MOS管10和第二MOS管11的漏极共同构成第一SSTL电路的信号输出端。第二SSTL电路包括串联在VCC与地之间的第三MOS管12和第四MOS管13，第三MOS管12的源极与VCC连接，栅极与FPGA的第三控制端3连接，第四MOS管13的源极与地连接，栅极与FPGA的第四控制端4连接，第三MOS管12和第四MOS管13的漏极共同构成第二SSTL电路的信号输出端。第三SSTL电路包括串联在VCC与地之间的第五MOS管14和第六MOS管15，第五MOS管14的源极与VCC连接，栅极与FPGA的第五控制端5连接，第六MOS管15的源极与地连接，栅极与FPGA的第六控制端6连接，第五MOS管14和第六MOS管15的漏极共同构成第三SSTL电路的信号输出端。其中，第一MOS管10、第三MOS管12和第五MOS管14均为P沟道MOS管，第二MOS管11、第四MOS管13和第六MOS管15均为N沟道MOS管。电阻R1和R2和FPGA管脚連接后另一端接到一起作为输出，两路SSTL输出信号配合高低输出則能得到3种电平状態。设置VCC为1.2V，R1＝R2＝50R，则等效电阻为25R，通过程序控制上下两颗MOS分别导通和截止，得到如下3种情况：但由于电压幅度太大，不符合C_PHY标准要求，通过三电平产生及电压调节电路实现电压的缩小。为了增加输出到屏的信号的驱动能力，在三电平产生及电压调节电路后设置第一运放电路，VCC＝1.2V，运放采用ADI的AD8003，由于采用1倍放大时，在信号频率大于100M时，输出波形有较严重振铃，故采用2倍放大，有效带宽可到730MHz，采用2倍带宽时，R5＝R6＝464R。VOUT输出的3电平分别为100mV，200mV，300mV所以VAMP+分别是100mV2＝50mV，200mV2＝100mV，300mV2＝150mV。R1＝R2＝50R，根据运放同向输入的工作特点，有VOUT为300mV时，VAMP+＝150mV，1.2V-VAMP+÷R1R2+VREF-VAMP+÷R4＝VAMP+÷R31VOUT为200mV时，VAMP+＝100mV1.2V-VAMP+÷R1+VREF-VAMP+÷R4＝VAMP+÷R3R22VOUT为100mV时，VAMP+＝50mVVREF-VAMP+÷R4＝VAMP+÷R3R2R13命R3＝R4，根据等式123，得到R3＝R4＝13.2RVREF＝250mV将参考源的电压设置为以250mV，R3＝R4＝13.2R则能实现C_PHYHS信号的输出。LP信号由于只有10M左右，选择带宽较低的运放来实现，由于LP信号高电平为1.2V，低电平为零，故可以直接用运放跟随来获得。选择第二运放U2时，需要选择带使能引脚的运放，在输出HS信号时，LP信号的运放输出高阻；反之，在输出LP信号时，HS信号的运放输出为高阻。以上所述，仅为本发明的具体实施方式，应当指出，任何熟悉本领域的技术人员在本发明所揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

权利要求：1.一种基于双SSTL电路产生C_PHY信号的装置，其特征在于，包括集成于FPGA内部的第一SSTL电路、第二SSTL电路和第三SSTL电路，所述FPGA具有分别供第一SSTL电路、第二SSTL电路、第三SSTL电路输出的第一引脚7、第二引脚8和第三引脚9，所述第一引脚7和第二引脚8后串联有三电平产生及电压调节电路和第一运放电路，所述第三引脚9后串联有第二运放电路，所述第一SSTL电路和第二SSTL电路并联，所述第一SSTL电路、第二SSTL电路、三电平产生及电压调节电路和第一运放电路共同组成C_PHY信号的HS信号输出端，所述第三SSTL电路和第二运放电路共同组成C_PHY信号的LP信号输出端。2.如权利要求1所述基于双SSTL电路产生C_PHY信号的装置，其特征在于：所述三电平产生及电压调节电路包括电阻R1、电阻R2、电阻R3和电阻R4，所述电阻R1一端与第一引脚7连接，另一端与电阻R2、电阻R3和电阻R4连接，所述电阻R2另一端与第二引脚8连接，所述电阻R3另一端接地，所述电阻R4另一端连接REF参考源。3.如权利要求2所述基于双SSTL电路产生C_PHY信号的装置，其特征在于：所述第一运放电路包括第一运算放大器U1、电阻R5和电阻R6，所述第一运算放大器U1的正向信号输入端接入至电阻R1和电阻R2之间，所述第一运算放大器U1的反向信号输入端通过电阻R6接地，所述电阻R6的另一端与第一运算放大器U1的输出端之间连接电阻R5。4.如权利要求1所述基于双SSTL电路产生C_PHY信号的装置，其特征在于：所述第二运放电路包括第二运算放大器U2和电阻R7，所述第三引脚9与第二运算放大器U2的正向信号输入端连接，所述第二运算放大器U2的反向信号输入端通过电阻R7与第二运算放大器U2的信号输出端连接。5.如权利要求1所述基于双SSTL电路产生C_PHY信号的装置，其特征在于：所述第一SSTL电路包括串联在VCC与地之间的第一MOS管10、第二MOS管11，所述第一MOS管10的源极与VCC连接，栅极与FPGA的第一控制端1连接，所述第二MOS管11的源极与地连接，栅极与FPGA的第二控制端2连接，所述第一MOS管10和第二MOS管11的漏极共同构成第一SSTL电路的信号输出端。6.如权利要求1所述基于双SSTL电路产生C_PHY信号的装置，其特征在于：所述第二SSTL电路包括串联在VCC与地之间的第三MOS管12和第四MOS管13，所述第三MOS管12的源极与VCC连接，栅极与FPGA的第三控制端3连接，所述第四MOS管13的源极与地连接，栅极与FPGA的第四控制端4连接，所述第三MOS管12和第四MOS管13的漏极共同构成第二SSTL电路的信号输出端。7.如权利要求1所述基于双SSTL电路产生C_PHY信号的装置，其特征在于：所述第三SSTL电路包括串联在VCC与地之间的第五MOS管14和第六MOS管15，所述第五MOS管14的源极与VCC连接，栅极与FPGA的第五控制端5连接，所述第六MOS管15的源极与地连接，栅极与FPGA的第六控制端6连接，所述第五MOS管14和第六MOS管15的漏极共同构成第三SSTL电路的信号输出端。8.如权利要求5所述基于双SSTL电路产生C_PHY信号的装置，其特征在于：所述第一MOS管10为P沟道MOS管，第二MOS管11为N沟道MOS管。9.如权利要求6所述基于双SSTL电路产生C_PHY信号的装置，其特征在于：所述第三MOS管12为P沟道MOS管，第四MOS管13为N沟道MOS管。10.如权利要求1所述基于双SSTL电路产生C_PHY信号的装置，其特征在于：所述第一运放电路的放大倍数为两倍。

百度查询： 武汉精立电子技术有限公司 一种基于双SSTL电路产生C_PHY信号的装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD