申请/专利权人：格芯(美国)集成电路科技有限公司

申请日：2023-10-10

公开（公告）日：2024-04-12

公开（公告）号：CN117877550A

主分类号：G11C13/00

分类号：G11C13/00

优先权：["20221011 US 18/045545"]

专利状态码：在审-实质审查的生效

法律状态：2024.04.30#实质审查的生效;2024.04.12#公开

摘要：本公开涉及分区存储器架构和将架构重复地用于多个存储器内处理层的方法。用于存储器内处理的结构包括按列和行排列的存储体，每个存储体具有存储体输入节点、至少一个位线和在列中排列并分别连接到对应的存储体输入节点且连接到位线的基元。每个基元包括层特定的存储器元件，其可单独编程以存储层特定的权重值且可单独连接到例如，通过开关对应的存储体输入节点和位线。每行中的初始存储体还包括连接到存储体输入节点的跟踪和保持器件TH。对于存储器内处理的每次迭代，来自一个处理层的输出被反馈到预先指定的TH以用作下一个处理层的输入，基元中适当的层特定的存储器元件连接到对应的存储体输入节点和位线，并且生成用于下一个处理层的输出。

主权项：1.一种结构，包括：按行和列排列的存储体的阵列，其中，每个存储体包括：存储体输入节点；位线；以及基元，其中，每个基元包括：连接到对应的存储体输入节点的基元输入节点；连接到所述位线的基元输出节点；开关；以及存储器元件，其中，每个存储器元件包括具有相对末端端子的可编程电阻器，所述相对末端端子能够通过对应的所述开关的对连接到所述基元输入节点和所述基元输出节点，以及其中，每行存储体包括初始存储体，所述初始存储体进一步包括：连接在所述存储体输入节点和所述基元之间的放大器；以及连接到所述存储体输入节点的跟踪和保持器件。

全文数据：

权利要求：

百度查询： 格芯(美国)集成电路科技有限公司 分区存储器架构和将架构重复地用于多个存储器内处理层的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD