申请/专利权人：艾德亚半导体接合科技有限公司

申请日：2017-12-19

公开（公告）日：2024-04-12

公开（公告）号：CN117878055A

主分类号：H01L21/768

分类号：H01L21/768;H01L21/311;H01L21/683;H01L21/78;H01L21/02

优先权：["20161228 US 62/439,771"]

专利状态码：在审-实质审查的生效

法律状态：2024.04.30#实质审查的生效;2024.04.12#公开

摘要：代表性实施方案提供用于处理集成电路IC晶粒及相关装置以为堆栈及接合该些装置作准备的技术。该些所揭示技术提供在保护底层的同时将处理残余物自装置表面移除。一或多个牺牲层可在处理期间涂覆至该装置的一表面以保护该些底层。处理残余物附着至该些牺牲层而非该装置，且可与该些牺牲层一起被移除。

主权项：1.一种形成微电子装配件的方法，其包含：提供具有外露的导电配线层的基板，该导电配线层与该基板的接合表面齐平或低于该基板的该接合表面；用一或多个保护牺牲层涂布该导电配线层；使用暂时接合层将处置基板接合至该一或多个保护牺牲层；在该处置基板接合至该基板的同时处理该基板；移除该处置基板；移除该暂时接合层；将该基板、该一或多个保护牺牲层及该暂时接合层的残余物暴露在湿式蚀刻剂中维持预选的持续时间，该湿式蚀刻剂分解至少一个保护牺牲层，其中该湿式蚀刻剂包含适用于抑制该导电配线层的溶解的错合剂；及自该导电配线层中清洗掉该至少一个保护牺牲层及该处理的该残余物。

全文数据：

权利要求：

百度查询： 艾德亚半导体接合科技有限公司 堆栈基板的处理

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD