申请/专利权人：深圳国微晶锐技术有限公司

申请日：2023-06-29

公开（公告）日：2024-04-12

公开（公告）号：CN116522836B

主分类号：G06F30/343

分类号：G06F30/343;G06F30/327;G06F117/04

优先权：

专利状态码：有效-授权

法律状态：2024.04.12#授权;2023.08.18#实质审查的生效;2023.08.01#公开

摘要：本发明公开了一种FPGA设计电路的时钟转换方法、系统。其中时钟转换方法，包括：查找对应原时钟信号的门控时钟电路；将每一个门控时钟电路的原寄存器替换为使能控制寄存器模块，以使得对应的门控时钟电路输出的门控时钟信号提前一个时钟周期；在每一个门控时钟电路的输出端均插入边沿检测模块，以生成对应的原时钟信号驱动的寄存器的时钟使能信号，所述时钟使能信号比对应的原时钟信号边沿提前一个时钟周期；再使用相同的驱动时钟信号驱动所有原时序器件、边沿检测模块以及使能控制寄存器模块。本发明通用性强，可以针对所有门级网表电路的门控时钟电路进行转换，转换效率高，且转换后输出波形一致。

主权项：1.一种FPGA设计电路的时钟转换方法，其特征在于，包括：基于电路的各原时钟信号，查找生成时钟的寄存器和组合逻辑或生成时钟的组合逻辑，当查找的路径上不包含寄存器时，在对应的原时钟信号之前添加一个附加寄存器；将生成对应时钟的寄存器和组合逻辑作为对应原时钟信号的门控时钟电路；将每一个门控时钟电路的原寄存器替换为使能控制寄存器模块，所述使能控制寄存器模块与对应的门控时钟电路的原寄存器的功能相同，且使得对应的门控时钟电路的组合逻辑的输入提前一个时钟周期，以使得对应的门控时钟电路输出的门控时钟信号提前一个时钟周期；在每一个门控时钟电路的输出端均插入边沿检测模块，所述边沿检测模块对提前输出的门控时钟信号进行边沿检测，以生成对应的原时钟信号驱动的寄存器的时钟使能信号，所述时钟使能信号比对应的原时钟信号边沿提前一个时钟周期；使用相同的驱动时钟信号驱动所有原时序器件、边沿检测模块以及使能控制寄存器模块。

全文数据：

权利要求：

百度查询： 深圳国微晶锐技术有限公司 FPGA设计电路的时钟转换方法、系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD