申请/专利权人：立锜科技股份有限公司

申请日：2022-10-08

公开（公告）日：2024-04-16

公开（公告）号：CN117894817A

主分类号：H01L29/06

分类号：H01L29/06;H01L29/78;H01L21/336

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.05.03#实质审查的生效;2024.04.16#公开

摘要：本发明提供了一种原生NMOS元件及其制造方法。原生NMOS元件包括：P型外延层、第一绝缘区与第二绝缘区、第一P型阱区与一第二P型阱区、栅极以及N型源极与N型漏极。其中P型外延层具有第一P型杂质掺杂浓度。第一P型阱区完全覆盖并连接于N型源极的下表面。第二P型阱区完全覆盖并连接于N型漏极的下表面。该第一P型阱区与第二P型阱区都具有第二P型杂质掺杂浓度，且第二P型杂质掺杂浓度高于第一P型杂质掺杂浓度，且第二P型杂质掺杂浓度足以于原生NMOS元件操作时，防止漏电流流通于N型漏极流与P型基板之间。

主权项：1.一种原生NMOS元件，包含：一P型外延层，形成于一P型基板上，该P型外延层具有一第一P型杂质掺杂浓度；一第一绝缘区与一第二绝缘区，形成于该P型外延层上，用以定义一操作区于该第一绝缘区与该第二绝缘区之间；一第一P型阱区与一第二P型阱区，以同一离子注入工艺步骤形成于该P型外延层中；一栅极，形成于该操作区中的该P型外延层上；以及一N型源极与一N型漏极，以同一离子注入工艺步骤形成于该操作区中的该P型外延层中，且该N型源极与该N型漏极分别位于该栅极两侧的外部下方该第一P型阱区与该第二P型阱区上；其中该第一P型阱区完全覆盖并连接于该N型源极的下表面；其中该第二P型阱区完全覆盖并连接于该N型漏极的下表面；其中该第一P型阱区与该第二P型阱区都具有一第二P型杂质掺杂浓度，且该第二P型杂质掺杂浓度高于该第一P型杂质掺杂浓度，且该第二P型杂质掺杂浓度足以于该原生NMOS元件操作时，防止漏电流流通于该N型漏极流与该P型基板之间。

全文数据：

权利要求：

百度查询： 立锜科技股份有限公司 原生NMOS元件及其制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD