申请/专利权人：合肥晶合集成电路股份有限公司

申请日：2023-12-12

公开（公告）日：2024-04-09

公开（公告）号：CN117410184B

主分类号：H01L21/336

分类号：H01L21/336;H01L29/06;H01L29/78;H01L21/266

优先权：

专利状态码：有效-授权

法律状态：2024.04.09#授权;2024.02.02#实质审查的生效;2024.01.16#公开

摘要：本申请涉及一种NMOS晶体管制备方法及NMOS晶体管，首先提供衬底，衬底内包括阵列排布的多个有源区及用于限定多个有源区的沟槽，沟槽的内侧壁上形成有衬垫氧化层，于沟槽内形成顶面低于衬垫氧化层的顶面的填充层，至少经由沟槽的内侧壁向有源区内依次形成第一预非晶化阻挡层、第二预非晶化阻挡层，并在第一预非晶化阻挡层和第二预非晶化阻挡层之间进行P型离子注入，去除填充层后，于沟槽内形成覆盖衬垫氧化层的缓冲隔离层，缓解后续形成隔离结构时的生长应力，并于沟槽内形成顶面不低于衬垫氧化层的顶面的隔离结构，再于有源区内形成NMOS晶体管，提高了NMOS的阈值电压，改善了NMOS晶体管的反窄沟道效应。

主权项：1.一种NMOS晶体管制备方法，其特征在于，包括：提供衬底，所述衬底内包括阵列排布的多个有源区及用于限定所述多个有源区的沟槽，所述沟槽的内侧壁上形成有衬垫氧化层；于所述沟槽内形成顶面低于所述衬垫氧化层的顶面的填充层；至少经由所述沟槽的内侧壁向所述有源区内形成第一预非晶化阻挡层后，对所述有源区执行P型离子注入工艺，再于所述有源区内形成第二预非晶化阻挡层，注入的P型离子位于所述第一预非晶化阻挡层与所述第二预非晶化阻挡层之间；去除所述填充层后，于所述沟槽内形成覆盖所述衬垫氧化层的缓冲隔离层；于所述沟槽内形成顶面不低于所述衬垫氧化层的顶面的隔离结构后，于所述有源区内形成NMOS晶体管。

全文数据：

权利要求：

百度查询： 合肥晶合集成电路股份有限公司 NMOS晶体管制备方法及NMOS晶体管

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD