申请/专利权人：归芯科技(深圳)有限公司

申请日：2023-03-15

公开（公告）日：2024-04-30

公开（公告）号：CN117955594A

主分类号：H04L1/00

分类号：H04L1/00

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.05.17#实质审查的生效;2024.04.30#公开

摘要：本发明提供一种速率匹配方法及芯片，包括：在数据输入编码器前，依据无效比特数量构建无效比特位图；将无效比特位图依变换规则变换，以得到信息比特、第一校验比特对应的第一无效比特变换位图和第二校验比特对应的第二无效比特变换位图；编码器输出数据时，依信息比特、第一校验比特和第二校验比特每个比特位的行索引值和列索引值，计算每一个比特位以前的无效比特个数；依据无效比特个数、行索引以及列索引值，计算每一个比特位在缓存中的地址；依据地址，将信息比特、第一校验比特和第二校验比特的每一个比特位输出至缓存中。本发明能够在编码器输出数据时，实时计算在缓存中的地址，提高了计算效率，降低了硬件资源需求。

主权项：1.一种速率匹配方法，其特征在于，所述方法包括：在将数据输入到编码器以前，计算所述数据需要添加的无效比特数量，并依据所述无效比特数量构建无效比特位图；将所述无效比特位图依据变换规则进行变换，以得到信息比特、第一校验比特对应的第一无效比特变换位图和第二校验比特对应的第二无效比特变换位图；在所述编码器输出数据时，依据信息比特、第一校验比特和第二校验比特每个比特位在对应的目标矩阵中的行索引值和列索引值，计算信息比特、第一校验比特和第二校验比特中每一个比特位以前的无效比特个数；依据所述无效比特个数、行索引以及列索引，计算信息比特、第一校验比特和第二校验比特中每一个比特位在缓存中的地址；依据所述地址，将所述信息比特、第一校验比特和第二校验比特的每一个比特位输出至所述缓存中。

全文数据：

权利要求：

百度查询： 归芯科技(深圳)有限公司 速率匹配方法及芯片

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD