申请/专利权人：格罗方德半导体公司

申请日：2017-04-25

公开（公告）日：2020-10-20

公开（公告）号：CN107452684B

主分类号：H01L21/8238(20060101)

分类号：H01L21/8238(20060101);H01L21/225(20060101)

优先权：["20160426 US 15/138,311"]

专利状态码：失效-未缴年费专利权终止

法律状态：2023.03.31#未缴年费专利权终止;2018.01.05#实质审查的生效;2017.12.08#公开

摘要：本发明涉及增强源极漏极区的表面掺杂浓度的方法，其中，一种增强源极漏极区的表面扩散物种浓度的方法包括提供用于集成电路的衬底。在该衬底的表面上形成用于半导体装置的n型及p型SD区中的一者。暴露该SD区的顶面。沉积扩散层于该SD区的该顶面上面，该扩散层具有一浓度的扩散物种。加热该扩散层以使该扩散物种扩散进入该SD区以增强该扩散物种紧邻该SD区顶面的浓度。从该SD区的该顶面移除该扩散层。在移除该扩散层后，立即沉积金属层于该SD区的该顶面上面。从该金属层形成电接触在该SD区的该顶面上面。

主权项：1.一种制造半导体装置的方法，该方法包含：提供用于集成电路的衬底；在该衬底的表面上形成用于半导体装置的n型及p型SD区；单独暴露该n型及p型SD区中的一种的顶面；在该n型及p型SD区中的该一种的该顶面上面沉积扩散层，该扩散层具有预定浓度的第一扩散物种；加热该扩散层以使该第一扩散物种扩散进入该n型及p型SD区中的该一种以增强该第一扩散物种紧邻该n型及p型SD区中的该一种的该顶面的浓度；从该n型及p型SD区中的该一种的该顶面移除该扩散层；在移除该扩散层后，立即在该n型及p型SD区中的该一种的该顶面上面沉积金属层；从该金属层形成电接触在该n型及p型SD区中的该一种的该顶面上面；沉积电介质遮蔽层于该n型及p型SD区中的该一种上面；单独暴露该n型及p型SD区中的另一种的顶面；沉积第二扩散层于该n型及p型SD区中的该另一种的该顶面上面，该第二扩散层具有预定浓度的第二扩散物种；以及加热该第二扩散层以使该第二扩散物种扩散进入该n型及p型SD区中的该另一种以增强该第二扩散物种紧邻该n型及p型SD区中的该另一种的该顶面的浓度。

全文数据：増强源极漏极区的表面掺杂浓度的方法技术领域[0001]本发明是有关于半导体装置及其制法。更特别的是，本发明有关于增强源极漏极区的表面物种例如，掺杂物及或合金元素alloyingelement浓度的各种方法。背景技术[0002]随着持续微小化以及对于超高密度集成电路的速度及机能的要求递增，诸如晶体管、二极管、电容器之类的半导体装置需要持续减少此类装置之间的寄生电阻以满足效能要求。寄生电阻的主要贡献者为集成电路中在装置的源极及漏极处的接触电阻。为了减少接触电阻，在装置的源极及漏极源极漏极或SD区的顶面处需要高浓度的掺杂物或掺杂物物种），例如磷P、砷As、硼⑻或其类似者。[0003]另外，随着尖端集成电路技术愈来愈小地缩放，锗及其他合金元素物种在装置表面的源极漏极区的浓度有愈来愈高的趋势，部分原因为应变。这在p型场效应晶体管p-FET装置的含锗沟道尤其如此。[0004]通常，通过各种现有技术将半导体装置的SD区外延成长为一系列的半导体层以形成SD区外延堆迭，例如金属有机化学气相沉积或其类似者。不过，sD区可由各种其他现有技术形成，例如植入、等离子、单层掺杂或其类似者。[0005]—般是在SD区形成工艺期间原位引进掺杂物物种。例如，在外延成长工艺期间可将各种掺杂物引进SD区外延堆迭。不过，要原位掺杂有充分浓度的SD区以满足最先进的装置要求相当困难，特别是纯锗Ge、或有高百分比的锗的硅锗SiGe。[0006]在初始源极漏极形成工艺后，已先将离子植入掺杂物物种用来进一步增强SD区中的掺杂物浓度。不过，高掺杂物植入剂量可能导致在SD区中产生非晶化及差排dislocation，然后这需要后续的高温退火以减少结晶体损伤。此类高温退火可能不合意地驱使渗杂物物种浓度远尚SD区的表面以及更改延伸区的结梯度junctiongradient。另外，离子植入不是完全共形的工艺，这可能导致装置之间有问题重重的效能变化，这会随着间距减少及形貌增加而恶化。[0007]另外，半导体装置的制造有各种步骤，这些步骤经常需要使用高温而且是在SD区形成后出现。例如，在栅极形成期间，常使用高温退火步骤。这些附加退火步骤也会使掺杂物不合意地扩散远离半导体SD区的接触表面而使效能降级。[0008]因此，亟须一种能增强源极漏极区的表面掺杂物物种浓度以便减少接触电阻的方法。也需要增强锗及其他合金元素物种在源极漏极区中的表面浓度。此外，需要一种方法能增加此类表面掺杂物物种浓度而不损伤SD区以及SD区不需要后续高温退火。更一般地，需要最小化SD区在形成后经受的退火步骤数目，以防止物种向外扩散。发明内容[0009]本发明通过提供一种优于且可替代先前技术的方法，其利用固态扩散物种源，例如其中有预定浓度的扩散物种的扩散层，以就在形成接触例如，硅化之前输送该扩散物种至半导体装置的源极漏极区。利用固态扩散技术，可增强扩散物种例如，掺杂物或合金元素紧邻源极漏极区表面的浓度而不损伤SD区。此外，由于就在形成电接触之前完成SD区的扩散，因此将可能扩散及改变扩散物种在SD区表面附近的浓度的额外退火程序保持在最低限度。[0010]为了清楚起见，在此界定扩散物种为可从原始材料例如，扩散层扩散进入半导体材料例如，半导体衬底）的任何元素或化合物。扩散物种可Sn型掺杂物、p型掺杂物、合金元素，例如锗或其类似者。[0011]根据本发明的一或更多态样，一种增强SD区的表面扩散物种浓度的方法包括:提供用于集成电路的衬底。在该衬底的表面上形成用于半导体装置的n型及p型SD区中的一者。暴露该SD区的顶面。在该SD区的顶面上面沉积扩散层例如，掺硅酸盐玻璃，特别是掺硼硅酸盐玻璃BSG或掺磷硅酸盐玻璃PSG，该扩散层具有预定浓度的扩散物种。加热该扩散层以使该扩散物种扩散进入该SD区以增强紧邻该SD区的顶面的扩散物种浓度。然后，从该SD区的顶面移除该扩散层。在移除该扩散层后，立即在该SD区的顶面上面沉积金属层。从该金属层形成电接触在该SD区的顶面上面。[0012]在本发明的另一示范具体实施例中，一种方法包括:提供用于集成电路的衬底。在该衬底的表面上形成用作半导体装置的源极的第一SD区以及用作漏极的第二SD区。暴露所述SD区的顶面。在所述SD区的顶面上面沉积扩散层，该扩散层具有预定浓度的扩散物种。加热该扩散层以使该扩散物种扩散进入所述SD区以增强该扩散物种紧邻所述SD区的顶面的浓度。从所述SD区的顶面移除该扩散层。在移除该扩散层后，立即在所述sd区的顶面上面沉积金属层。然后，从该金属层形成电接触在所述SD区的顶面上面。[0013]在本发明的另一示范具体实施例中，一种方法包括:提供用于集成电路的衬底。形成用于多个半导体装置的多个n型及p型SD区。单独暴露该n型及该p型SD区中的一种的顶面。沉积扩散层于该一种SD区的所述顶面上面，该扩散层具有预定浓度的第一扩散物种。加热该扩散层以使该第一扩散物种扩散进入该一种SD区以增强该第一扩散物种紧邻该一种SD区的所述顶面的浓度。从该一种SD区的所述顶面移除该扩散层。就在移除该扩散层后，沉积金属层于该一种SD区的所述顶面上面。然后，从该金属层形成电接触在该一种sD区的所述顶面上面。附图说明[0014]从以下结合附图的详细说明可更加了解本发明。[0015]图1的简化侧视图根据本发明图示用于集成电路的结构的示范具体实施例，就在形成电接触之前，其具有在结构的p-FET部分上的p型SD区以及在结构的n-FET部分上的n型SD区；[0016]图2的简化视图根据本发明图示在sD区上面的数个氮化物衬垫层部分被暴露的图1结构；[0017]图3的简化视图根据本发明图示有阻挡掩模设置于结构的p-FET部分上面的图2结构；[0018]图4的简化视图根据本发明图示n型sD区顶面被暴露的图3结构；[0019]图5的简化视图根据本发明图示阻挡掩模被移除的图4结构；L〇〇2〇」图6的间化视图根据本发明图示有第一扩散层设置于结构上It]的囹bgp例；[0021]图7的简化视图根据本发明图示有n型扩散物种扩散进入结构的n型SD区顶面的图6结构；[0022]图8的简化视图根据本发明图示有用以减小萧特基阻障高度的n型金属接触衬垫的固态硅化物金属层设置于于结构上的图7结构；[0023]图9的简化视图根据本发明图示有填充金属设置于结构的n型SD区上的图8结构；[0024]图10的简化视图根据本发明图示有电介质遮蔽层设置于结构上的图9结构；[0025]图11的简化视图根据本发明图示有阻挡掩模层设置于结构的n-FET部分上的图10结构；[0026]图12的简化视图根据本发明图示填充金属从结构的P-FET部分移除的图11结构；[0027]图13的简化视图根据本发明图示p型sD区的顶面被暴露的图12结构；[0028]图14的简化视图根据本发明图示阻挡掩模被移除的图13结构；[0029]图15的简化视图根据本发明图示有第二扩散层设置于结构上的图14结构；[0030]图16的简化视图根据本发明图示有p型扩散物种扩散进入结构的p型SD区顶面的图15结构；[0031]图17的简化视图根据本发明图示有用以减小萧特基阻障高度的p型金属接触衬垫的固态桂化物第二金属层设置于结构上的图16结构；[0032]图18的简化视图根据本发明图示有第二填充金属设置于结构上的图17结构；以及[0033]图19的简化视图根据本发明图示结构经平坦化成可暴露在结构的p-FET部分及n-FET部分两者上的填充金属以完成电接触的形成的图18结构。具体实施方式[0034]此时描述一些示范具体实施例供整体了解揭示于本文的方法、系统及装置的结构、功能、制造及用途的原理。这些具体实施例的一或更多实施例图示于附图。本领域技术人员应了解，具体描述于本文及图示于附图的方法、系统及装置均为非限定性示范具体实施例而且本发明的范畴单独由权利要求书界定。在说明一示范具体实施例时所图示及描述的特征可与其他具体实施例的特征结合。此类修改及变更旨在被包括在本发明的范畴内。[0035]图1至图19根据本发明图示使表面扩散物种浓度扩散进入源极漏极区的各种示范具体实施例。[0036]图1的简化视图根据本发明图示集成电路的结构100在制造中间阶段的示范具体实施例。更特别的是，结构1〇〇为就在形成电接触之前的现有金属氧化物半导体场效应晶体管M0SFET装置。要紧的是，应注意，即使结构100为M0SFET装置，结构100可为有任意多个半导体装置在其上的许多不同类型集成电路。例如，结构1〇〇可包括finFET、绝缘体上覆硅SOI晶圆、多个半导体沟道材料或其类似者。[0037]结构100包括衬底1〇2。衬底1〇2有用浅沟槽隔离STI区108电隔离的轻浓度掺杂n型部分104与轻浓度掺杂P型部分106。在衬底102的n型部分104的上表面上，通过诸如外延、植入、等离子、单层掺杂之类的各种众所周知技术形成及设置多个P型SD区110。另外，在衬底102的p型部分106的上表面上，也成长及设置多个n型SD区112。[0038]通常，p型SD区110及n型SD区112用作M0SFET装置的源极及或漏极区。不过，所述SD区也可用作其他类型的半导体装置的主动区，例如二极管、电容器或其类似者。此外，即使此特别示范具体实施例显示有4个p型及4个n型SD区，然而本发明可应用于任意多个SD区，例如，从单一n型或p型SD区，到数万个SD区及更多。[0039]在此具体实施例中，由于所述SD区用作M0SFET装置的源极及漏极，所以衬底在所述P型SD区110之间的区域为p型晶体管的沟道114。此外，衬底在所述n型SD区112之间的区域为n型晶体管的沟道116。[0040]覆于沟道114及116上的是晶体管栅极118。每个栅极以一对氮化物间隔体120为界。每个栅极118包括直接设置在沟道114及116上的高k薄介电层122。设置于介电层122上面的是薄薄的一层工作金属124。覆于该工作金属层122上的是栅极互连金属126,在此特别情形下为钨，但是也可为其他金属，例如钴或其类似者。设置在各栅极118的互连金属126上面的是蚀刻掩模帽体128，例如氮化硅SiN帽体，它在后续工艺流程步骤期间用来保护互连金属126。[0041]在此示范具体实施例中，p型SD区110和栅极118用作单一p-FET装置或多个p-FET装置。同样，在此具体实施例中，n型SD区112和栅极118可用作单一n-FET装置或多个n-FET装置。结构100中包含p-FET装置或数个装置的部分在此可称为结构1〇〇的p-FET部分130。另外，结构100中包含n-FET装置或数个装置的部分在此可称为结构1〇〇的n-FET部分132。[0042]另外，结构100包括共形地覆盖p型及n型SD区110、112、栅极118及STI区108的保护氮化物或低k电介质衬垫层134。设置于衬垫层134上面的是氧化物层136。[0043]在结构100的此一工艺流程阶段，电接触的形成准备开始。亦即，此时在衬底丨〇2的表面上的半导体装置更特别的是，SD区110及112和用于与衬底102关连的集成电路的互连系统未图示之间必须形成电接触。在形成此类电接触时，必须小心以确保尽可能地最小化接触电阻。[0044]为了最小化此类接触电阻，高度合意的是增强掺杂物物种或数个掺杂物）（例如n型掺杂物例如，砷或磷）、p型摻杂物例如，硼或镓或其类似者紧邻p型及n型SD区110及112的顶面的浓度。这是因为数目较多的n型及p型载体本质上会增加导电率，因此，可降低接触电阻。此外，常使用合金元素物种或合金元素），例如锗，透过调变晶格常数来诱发沟道应变，这也可增加导电率而潜在地减少接触电阻。[0045]此外，现有萧特基阻障的高度至少受诸如电接触金属的功函数及接触电阻之类的参数影响。通过降低接触电阻，提供更多接触金属的选择以进一步减少用于n型及PSSD接触的肃特基阻障1¾度。[0046]不过，问题是通过在SD区形成期时使用的原位掺杂工艺难以得到期望的掺杂物浓度。另外，随后在形成SD区时例如，在栅极118形成期间）出现的高温加工有可能使掺杂物扩散远离SD区表面。[0047]离子植入技术可用来增强或恢复在SD区表面的掺杂物浓度。不过，此类植入技术可能导致缺陷或非晶化，这必须用也可能使掺杂物扩散离开最佳位置的后续退火工艺修补。[0048]描述于本文的本发明提供各种方法克服此类问题。更特别的是，本发明提供数种方法利用固态扩散物种源以引进紧邻SD区表面的高浓度扩散物种，而不会对以后必须予以修补的SD区造成损伤。另外，描述于本文的方法就在形成接触之前引进扩散物种，这得以避免可能影响扩散物种的浓度及位置的大部分高温加工。[0049]为了清楚起见，扩散物种在此界定为可从原始材料例如，扩散层扩散进入半导体材料例如，半导体衬底的任何元素或化合物。扩散物种可为!!型掺杂物例如，磷或砷）、P型掺杂物例如，硼或镓、合金元素例如，锗或其类似者。[0050]请参考图2，为了制备用于形成电接触的结构100，对氧化物层i36光刻图案化然后选择性蚀刻，以暴露确切在P型及n型SD区110及112上面的氮化物层134。应注意，由于有光刻重叠公差，所以该蚀刻工艺未必完美而且有时暴露出栅极118及间隔体120的微小部分138。不过，氮化物帽体US用作蚀刻掩模以保护栅极118免于在进一步加工期间受到伤害。[0051]请参考图3,阻挡掩模blockmask140设置在结构1〇〇的p-FET部分130上面以只暴露出n-FET部分132。该阻挡掩模可为有机平坦化层〇pl或其类似者。[0052]请参考图4,蚀刻工艺用来蚀刻去掉氮化物衬垫层134在结构100的n-FET部分132上的暴露部分，这可暴露出n型SD区112的顶面142。该蚀刻工艺为各向异性蚀刻，例如反应性离子蚀刻RIE。[0053]请参考图5，阻挡掩模140被剥掉。衬垫层134仍然覆在结构100的p-FET部分上的p型SD区110上。[0054]请参考图6,沉积第一扩散层144于结构100上面使得它覆于n型SD区112的顶面142上。扩散层144为固态扩散物种源，其包含有预定高浓度的第一扩散物种146在图7清楚可见）。扩散层144可为用诸如等离子增强原子层沉积的手段沉积的氧化物层，例如掺硅酸盐玻璃。在此示范情形下，第一扩散物种146为磷，其是n型掺杂物。在此情形下，可使用掺磷硅酸盐玻璃PSG。不过，本领域技术人员明白，也可使用许多其他n型掺杂物物种例如，砷或类似者来增强在n型SD区112的表面142附近的n型掺杂物浓度。另外，使用类似技术可引进其他元素，例如锗。[0055]请参考图7,加热例如，退火扩散层144以使第一扩散物种146扩散进入n型SD区112以增强扩散物种146紧邻SD区112的顶面142的浓度。该扩散层大致加热到在摄氏800至1300度的温度范围内的温度。取决于条件，该温度通常可维持在范围小至1〇〇毫秒到多达5分钟的一段时间。这样做，可增强第一扩散物种146在SD区112中的浓度，在离n型SD区112的顶面142有5至20纳米nm内为较佳。由于衬垫层134保持位在结构100的p-FET部分130中，因此可防止该第一扩散物种扩散进入p型SD区110。[0056]要紧的是，应注意，不像离子植入工艺，加热固态扩散层144以促使扩散物种146进入SD区112的扩散不会造成SD区的损伤，例如非晶化。因此不需要其他退火步骤以修补此类损伤而潜在地造成扩散物种146进一步漂移远离顶面142。[0057]在扩散物种146在此情形下，为n型掺杂物，磷被驱入SD区112后，从SD区112的顶面142和结构100的其余部分移除扩散层144。在此特别情形下，用现有PSG剥除工艺移除掺磷硅酸盐玻璃PSG扩散层144。[0058]请参考图8,在移除第一扩散层144后，立即于n型SD区112的顶面142以及结构100的其余部分上面沉积金属层148,以开始形成电接触的工艺。在此实施例中，金属层148为钛Ti，它对于n型SD区有较低萧特基阻障高度，但是也可为其他金属，例如镍Ni、钴Co或其类似者。金属层148最好经由诸如化学气相沉积、原子层沉积之类的现有工艺共形地覆于结构100上，但是也可非共形地覆于结构100上。在某些方法中，也沉积诸如氮化钛TiN或碳化钨或氮化钨之类的阻障层未图示）以保护硅化物层以及用作后续金属填料的粘着层。[0059]有许多方式从金属层148形成电接触，适合用于提供结构100的SD区112与电气互连系统未图示之间的低电阻电气连续性。在此特别示范具体实施例中，施加热（例如，在退火工艺中）至金属层148以诱发与n型SD区112的顶面142的硅反应而形成直接设置于顶面142上的硅化物150。金属层148中覆盖结构1〇〇而不接触n型SD区112的硅的其余部分不起反应且不形成硅化物。这包括结构100的p-FET部分130,在此p型SD区110被衬垫层134保护而不与金属层148接触。[0060]除硅化物150的形成之外，本领域技术人员明白，有其他方法用以从金属层148形成电接触于SD区II2的顶面142上。例如，在不退火某些材料下，可形成低电阻欧姆或萧特基接触可以是或可以不是硅化物）。[0061]要紧的是，应注意，就在形成电接触之前在此情形下，就在硅化之前），n型SD区112已引进第一扩散物种146。由于硅化是形成电接触的最后工艺步骤中的一者，因此可避免大多数可能影响扩散物种146的浓度及位置的高温工艺。[0062]一旦在结构100的n-FET部分132上完成硅化工艺，便可剥掉未反应金属层148或留在原处。在此示范具体实施例中，剩余未反应金属层148在后续电接触形成期间留在原处。[0063]请参考图9,随后将填充金属fillmetal152沉积于n型SD区112中的硅化物150以及结构100的其余部分上面，以形成电接触于结构100的n-FET部分132的半导体装置和与结构100关连的集成电路的上金属互连系统未图示之间。更特别的是，填充金属152于集成电路的互连系统与硅化n型SD区150之间形成电接触。[0064]在此示范具体实施例中，填充金属152为钨W，不过，也可使用其他适当金属，例如钴或其类似者。可用数种现有技术中的任一者沉积该填充金属，例如化学气相沉积、无电电镀或其类似者。一旦填充金属152沉积于硅化物150上面，用诸如化学机械研磨CMP的现有技术平坦化结构100。[0065]在此时，已完成结构100的n-FET部分132上的电接触形成。有利的是，因为扩散物种146从固态扩散层144扩散进入SD区112,所以n型SD区112已有经沉积成紧邻于SD区112的顶面142的高浓度第一扩散物种146而不损伤所述区域。另外，由于扩散物种146在硅化之前就引进至SD区112,所以可避免可能影响扩散物种146的浓度及位置的许多高温工艺。[0066]请参考图10,电介质遮蔽层dielectricscreenlayer154沉积于结构100上面。电介质遮蔽层154的目的是要保护在结构100的n-FET部分132上完成的工作在对于结构1〇〇的p-FET部分130的后续工艺步骤期间免于受损。电介质遮蔽层154可为氮化硅SiN层、二氧化硅Si02层或其类似者。[0067]请参考图11，使用另一阻挡层156的光刻图案化，例如0PL或其类似者，从结构100的p-FET部分130移除电介质遮蔽层154。这暴露出在结构100的p-FET部分130上的填充金属152、未反应硅化物金属层148及氧化物层136。[0068]因此，阻挡层156及电介质遮蔽层154的剩余部分覆于包括n型SD区112、硅化物150及填充金属152的整个n-FET部分132上。[0069]请参考图12,为了制备用于形成电接触的结构100的P-FET部分130,选择性蚀刻去掉填充金属152及未反应硅化物金属层148。因此，暴露出在p型SD区110上面的氮化物层134。[0070]请参考图13,蚀刻工艺用来蚀刻去掉氮化物衬垫层134在结构100的p-FET部分130上的暴露部分，这可暴露出P型SD区110的顶面158。该蚀刻工艺为各向异性蚀刻，例如反应性离子蚀刻RIE。[0071]请参考图14,阻挡掩模层156被剥掉。电介质遮蔽层154仍然覆于结构100的n-FET部分132上。[0072]请参考图15,沉积第二扩散层160于结构100上面，使得它覆于p型SD区110的顶面158上。扩散层160为包含有预定高浓度的第二扩散物种162在图16清楚可见的固态扩散源。扩散层160可为用诸如等离子增强原子层沉积的手段沉积的氧化物层，例如掺硅酸盐玻璃。在此示范情形下，第二扩散物种162为硼，其是p型掺杂物，因此在此情形下，材料160可为掺硼硅酸盐玻璃BSG。不过，本领域技术人员明白，许多其他p型掺杂物物种例如，镓或类似者可用作扩散物种以增强在P型SD区110的表面158附近的p型掺杂物浓度。另外，使用类似技术可引进其他元素，例如锗。[0073]请参考图16，加热例如，退火第二扩散层160以使第二扩散物种162扩散进入p型SD区110以增强第二扩散物种W2紧邻于SD区110的顶面158的浓度。该扩散层大致加热到在摄氏800至1300度的温度范围内的温度。取决于条件，该温度通常可维持在范围小至1〇〇毫秒到多达5分钟的一段时间。这样做，可增强第二扩散物种162在SD区110中的浓度，在离顶面158有5至20纳米nm内为较佳。由于电介质遮蔽层154保持位在结构100的n-FET部分132中，因此可防止该第二扩散物种扩散进入及损伤n-FET部分132的填充金属152、n型SD区112或任何其他结构特征。[0074]要紧的是，应注意，不像离子植入工艺，加热固态第二扩散层160以促使第二扩散物种162进入SD区110的扩散不会造成SD区的损伤，例如非晶化。因此不需要其他退火步骤以修补此类损伤而潜在地造成第二扩散物种162进一步漂移远离顶面158。[0075]在第二扩散物种162在此情形下，为p型掺杂物，硼被驱入SD区110后，从SD区110的顶面158移除扩散层160和结构100的其余部分。在此特别情形下，用现有BSG剥除工艺移除硼硅酸盐玻璃BSG扩散层160。[0076]请参考图I7，在移除第二扩散层160后，立即沉积第二金属层164于p型SD区110的顶面158以及结构100的其余部分上面，以开始形成电接触的第二工艺。在此实施例中，金属层164为镍Ni，它对于p型SD区有较低的萧特基阻障高度，但是也可为其他金属，例如钛Ti或其类似者。第二金属层164最好经由诸如化学气相沉积、原子层沉积之类的现有工艺共形地覆于结构1〇〇上，但是也可非共形地覆于结构100上。在某些方法中，也沉积诸如氮化钛TiN或碳化钨或氮化钨之类的阻障层未图示）以保护硅化物层以及用作后续金属填料的粘着层。[0077]如较早在说明图8时所述，有许多方式从金属层164形成电接触，这些电接触适合用于提供结构100的SD区110与电气互连系统未图示之间的低电阻电气连续性。在此特别示范具体实施例中，施加热（例如，在退火工艺中）至金属层164以诱发与p型SD区110的顶面158的硅反应以及形成直接设置于顶面158上面的第二硅化物166。第二金属层164中覆盖结构100而不接触P型SD区110的硅的其余部分不起反应且不形成硅化物。[0078]除了形成第二硅化物166之外，本领域技术人员明白，还有其他用以从金属层164形成电接触于SD区110的顶面1明上的方法。例如，在不退火某些材料下，可形成低电阻欧姆或萧特基接触可以是或可以不是硅化物）。[0079]要紧的是，应注意，就在形成电接触在此情形下，硅化之前，p型sD区110已引进第二扩散物种162。由于硅化是形成电接触的最后工艺步骤中的一者，因此可避免大多数可能影响扩散物种162的浓度及位置的高温工艺。[00S0]—旦在结构100的p-FET部分130上完成硅化工艺，可剥掉未反应第二金属层164或留在原处。在此示范具体实施例中，剩余的未反应第二金属层164在后续电接触形成期间会留在原处。[0081]请参考图1S，随后将第二填充金属I68沉积于p型SD区110的第二硅化物166以及结构100的其余部分上面，以形成电接触于结构100的p-FET部分130的半导体装置和与结构100关连的集成电路的电气互连系统未图示之间。更特别的是，填充金属168形成电接触于集成电路的互连系统与娃化p型SD区166之间。[0082]在此示范具体实施例中，第二填充金属168为钨W，不过，也可使用其他适当金属，例如钴或其类似者。可用数种现有技术中的任一者沉积第二填充金属168,例如化学气相沉积、无电电镀或其类似者。[0083]请参考图19，一旦第二填充金属168己沉积于第二硅化物166上面，用诸如化学机械研磨CMP的现有技术将结构1〇〇向下平坦化到氧化物层136的顶部。因此，该平坦化工艺暴露出填充金属152及第二填充金属168的顶部。[0084]在此时，已完成在结构1〇〇的p-FET部分130及n-FET部分132两者上的电接触形成。有利的是，因为扩散物种146及162从固态扩散层144及162扩散进入SD区110及112,所以p型及n型SD区110及112已有各自经沉积成各自紧邻于p型及n型SD区110、112的顶面158、142的高浓度第一及第二扩散物种146及162而不损伤所述区域。另外，由于物种146及162就在硅化之前引进于SD区110及112中，可避免许多可能影响扩散物种146及162的浓度及位置的加热工艺。此外，此方法使得吾等可从用于n型及p型SD接触的硅化物金属的更多选择中挑选，以便减小萧特基阻障高度。[0085]尽管已参考特定具体实施例描述本发明，然而应了解，在所述本发明概念的精神及范畴内可做出许多改变。因此，希望本发明不受限于所述具体实施例，而是具有用以下请求项语言界定的完整范畴。

权利要求：1.一种方法，包含：提供用于集成电路的衬底；在该衬底的表面上形成用于半导体装置的n型及p型SD区中的一者；暴露该SD区的顶面；在该SD区的该顶面上面沉积扩散层，该扩散层具有预定浓度的扩散物种；加热该扩散层以使该扩散物种扩散进入该SD区以增强该扩散物种紧邻该SD区的该顶面的浓度；从该SD区的该顶面移除该扩散层；在移除该扩散层后，立即在该SD区的该顶面上面沉积金属层；以及从该金属层形成电接触在该SD区的该顶面上面。2.如权利要求1所述的方法，其中，该金属层经选定成减少该SD区的萧特基阻障高度。3.如权利要求1所述的方法，其中，该扩散物种为合金元素、n型掺杂物及p型掺杂物中的一者。4.如权利要求1所述的方法，包含：加热该金属层以在该SD区的该顶面上面形成硅化物；以及使用该硅化物在该半导体装置与该集成电路的互连系统之间形成电接触。5.如权利要求1所述的方法，其中，加热该扩散层包含：以在摄氏800至1300度的温度枢围内的温度加热该扩散层；使该温度保持在该温度范围内持续100毫秒至5分钟的一段时间；以及使该扩散物种扩散进入该SD区以增强该扩散物种在该SD区的该顶面的20纳米内的浓度。6.如权利要求5所述的方法，包含:使该扩散物种扩散进入该SD区以增强该扩散物种在该SD区的该顶面的1〇纳米内的浓度。7.—种方法，包含：提供用于集成电路的衬底；在该衬底的表面上形成用作半导体装置的源极的第一SD区以及用作漏极的第二SD区；暴露所述SD区的顶面；在所述SD区的所述顶面上面沉积扩散层，该扩散层具有预定浓度的扩散物种；加热该扩散层以使该扩散物种扩散进入所述SD区以增强该扩散物种紧邻所述SD区的所述顶面的浓度；从所述SD区的所述顶面移除该扩散层；在移除该扩散层后，立即在所述SD区的所述顶面上面沉积金属层；以及从该金属层形成电接触在所述SD区的所述顶面上面。8.如权利要求7所述的方法，其中，该金属层经选定成减少所述SD区的萧特基阻障高度。9.如权利要求7所述的方法，其中，该扩散物种为合金元素、n型掺杂物及P型掺杂物中的一者。10.如权利要求7所述的方法，包含：加热该金属层以在所述SD区的所述顶面上面形成硅化物；以及沉积填充金属于所述SD区的所述硅化物上面以在该半导体装置与该集成电路的互连系统之间形成电接触。11.如权利要求7所述的方法，包含：形成多个第一SD区以用作多个半导体装置的多个源极；以及形成多个第二SD区以用作所述多个半导体装置的多个漏极。12.如权利要求7所述的方法，其中，加热该扩散层包含：以在摄氏800至1300度的温度范围内的温度加热该扩散层；使该温度保持在该温度范围内持续1〇〇毫秒至5分钟的一段时间；以及使该扩散物种扩散进入所述SD区以增强该扩散物种在所述SD区的所述顶面的20纳米内的浓度。13.如权利要求12所述的方法，包含:使该扩散物种扩散进入所述SD区以增强该扩散物种在所述SD区的所述顶面的10纳米内的浓度。14.一种方法，包含：提供用于集成电路的衬底；在该衬底的表面上形成用于多个半导体装置的多个n型及P型SD区；单独暴露该n型及该p型SD区中的一种的顶面；沉积扩散层于该一种SD区的所述顶面上面，该扩散层具有预定浓度的第一扩散物种；加热该扩散层以使该第一扩散物种扩散进入该一种SD区以增强该第一扩散物种紧邻该一种SD区的所述顶面的浓度；从该一种SD区的所述顶面移除该扩散层；在移除该扩散层后，立即在该一种SD区的所述顶面上面沉积金属层；以及从该金属层形成电接触在该一种SD区的所述顶面上面。15.如权利要求14所述的方法，包含：加热该金属层以在该一种SD区的所述顶面上面形成硅化物；以及沉积填充金属于该一种SD区的所述硅化物上面以在该半导体装置与该集成电路的互连系统之间形成电接触。16.如权利要求14所述的方法，包含：沉积电介质遮蔽层于该一种SD区上面，所述电接触从该金属层及该填充金属形成；单独暴露该n型及该p型SD区中的另一种的顶面；沉积第二扩散层于该另一种SD区的所述顶面上面，该第二扩散层具有预定浓度的第二扩散物种；以及加热该第二扩散层以使该第二扩散物种扩散进入该另一种SD区以增强该第二扩散物种紧邻该另一种SD区的所述顶面的浓度。17.如权利要求16所述的方法，包含：从该另一种SD区的所述顶面移除该第二扩散层；在移除该第二扩散层后，立即沉积第二金属层于该另一种SD区的所述顶面上面；以及从该第二金属层形成第二电接触在该另一种SD区的所述顶面上面。18.如权利要求17所述的方法，包含：加热该第二金属层以在该另一种SD区的所述顶面上面形成第二硅化物；以及沉积第二填充金属于该另一种SD区的所述第二硅化物上面以在所述半导体装置与该集成电路的该互连系统之间形成电接触。19.如权利要求16所述的方法，其中，该第一及该第二扩散物种为合金元素、n型掺杂物及P型掺杂物中的一者。20.如权利要求14所述的方法，其中，该金属层经选定成减少该一种SD区的萧特基阻障高度。

百度查询： 格罗方德半导体公司 增强源极/漏极区的表面掺杂浓度的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD