申请/专利权人：清华大学

申请日：2020-09-16

公开（公告）日：2022-12-02

公开（公告）号：CN112349775B

主分类号：H01L29/423

分类号：H01L29/423;H01L29/51;H01L29/739;H01L21/28;H01L21/331

优先权：

专利状态码：有效-授权

法律状态：2022.12.02#授权;2021.03.02#实质审查的生效;2021.02.09#公开

摘要：本发明提出了超陡亚阈值摆幅器件及其制备方法。该超陡亚阈值摆幅器件包括：衬底，包括阱区、源区、漏区和口袋区，其中，源区和漏区分别设置在阱区的一侧，口袋区设置在源区远离阱区并靠近漏区的一侧；绝缘介质层，覆盖源区和漏区；界面氧化层，覆盖口袋区和阱区；栅堆叠结构，覆盖界面氧化层且包括至少一层铁电介质薄膜；栅极，设置在栅堆叠结构界面氧化层的表面。本发明所提出的超陡亚阈值摆幅器，具有关态电流小、开态电流大、驱动电压低、亚阈值摆幅在较宽的驱动电流范围内基本保持不变等优势。

主权项：1.一种超陡亚阈值摆幅器件，其特征在于，包括：衬底，所述衬底包括阱区、源区、漏区和口袋区，其中，所述源区和所述漏区的掺杂类型相反，分别设置在所述阱区的一侧，所述口袋区设置在所述源区内，且远离所述阱区并靠近漏区的一侧，所述口袋区与所述源区的掺杂类型相反；绝缘介质层，所述绝缘介质层覆盖所述源区和所述漏区；界面氧化层，所述界面氧化层覆盖所述口袋区和所述阱区；栅堆叠结构，所述栅堆叠结构覆盖所述界面氧化层，且包括至少一层铁电介质薄膜，其中，所述铁电介质薄膜的厚度为3~15纳米，MOS结构的总电容、所述铁电介质薄膜的电容随栅极电压或栅极电荷呈现出相同的趋势，且所述MOS结构的总电容小于所述铁电介质薄膜的电容的绝对值；所述栅堆叠结构为：WTaNSBTSiO2，或，TaNSBTSiO2；栅极，所述栅极设置在所述栅堆叠结构远离所述界面氧化层的表面；其中，所述栅极与所述栅堆叠结构之间设置有金属层，所述金属层的厚度为1～10纳米。

全文数据：

权利要求：

百度查询： 清华大学 超陡亚阈值摆幅器件及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD