申请/专利权人：华中科技大学

申请日：2023-04-17

公开（公告）日：2023-05-16

公开（公告）号：CN116129984A

主分类号：G11C29/54

分类号：G11C29/54

优先权：

专利状态码：有效-授权

法律状态：2023.06.23#授权;2023.06.02#实质审查的生效;2023.05.16#公开

摘要：本发明公开了一种宽电压域SRAM读检错电路、方法及应用，属于集成电路设计领域，包括与待检错SRAM阵列中的列电路相同的复制列电路，复制列内的SRAM单元存储固定值，对应读操作时其单元所在位线需要放电的情形，以反映最坏情况下需要的读时间。在SRAM进行读操作时，复制列内与读目标单元位于同一行的单元也进行一次读操作，通过在下一个系统时钟周期上升沿到来时对复制列的输出信号d进行采样，判断SRAM阵列读出正确性，并输出对应的错误标志信号。本发明结构简单，占用面积小，对不同结构的SRAM具有良好的兼容性，适用于采用DVFS技术的系统。

主权项：1.一种宽电压域SRAM读检错电路，其特征在于，包括：串联的复制列电路、第一多路选择器、第一灵敏放大器以及检错模块；所述复制列电路与待检错SRAM阵列中的列电路相同；所述第一多路选择器和所述第一灵敏放大器均与所述待检错SRAM阵列中的第二多路选择器和第二灵敏放大器相同；在进行读检错时，所述复制列电路中的各行读字线与所述待检错SRAM阵列中的各行读字线一一对应相连；所述复制列电路中的各存储节点QB均恒存固定值“1”；所述存储节点QB为所述复制列电路的SRAM存储单元中与读取晶体管相连的存储节点；所述检错模块用于在所述待检错SRAM阵列进行读操作的过程中，在下一个系统时钟信号的上升沿到来时，读取所述第一灵敏放大器输出的电平信号d，并作为错误标志信号；其中，所述错误标志信号为低电平时表示SRAM阵列中的数据被正确读出；所述错误标志信号为高电平时表示SRAM阵列发生读错误。

全文数据：

权利要求：

百度查询： 华中科技大学 一种宽电压域SRAM读检错电路、方法及应用

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD