申请/专利权人：北京耐数电子有限公司

申请日：2023-05-31

公开（公告）日：2023-07-25

公开（公告）号：CN116361215B

主分类号：G06F13/38

分类号：G06F13/38

优先权：

专利状态码：有效-授权

法律状态：2023.07.25#授权;2023.07.18#实质审查的生效;2023.06.30#公开

摘要：本发明涉及一种AXI4‑Lite总线远程扩展方法。在读操作中，主端FPGA在主设备接口的AR通道上给出地址，产生RAP包并送至从端FPGA，从端FPGA提取地址并送至从设备接口的AR通道，从端FPGA将读出的数据送至接口的R通道，从端FPGA产生RP包并送至主端FPGA，主端FPGA提取数据并送至主设备的R通道上，主设备从R通道获得数据；在写操作中，主端FPGA在主设备接口的WR通道上给出地址，同时在W通道上给出数据，产生WP包并送至从端FPGA，从端FPGA提取地址和数据并送至从设备接口的AW通道和W通道，从设备从AW和W通道收到地址和数据并执行写操作，从设备向B通道发出写响应，从端FPGA产生WRP包并送至主端FPGA，主端FPGA提取数据并送至主设备接口的B通道上，主设备从B通道获得响应。

主权项：1.一种AXI4-Lite总线远程扩展方法，包括AXI4-Lite读操作和AXI4-Lite写操作；其特征是：AXI4-Lite读操作包括以下步骤，R1、主端FPGA内的主设备发起AXI4-Lite读操作，在主设备AXI4-Lite接口的AR通道上给出地址；R2、主端FPGA产生一个网络数据包，称之为RAP包，其中包含要读取的地址信息，通过以太网发至从端FPGA；R3、从端FPGA收到RAP包，提取出其中的地址信息，将其发送到从设备AXI4-Lite接口的AR通道上；R4、从端FPGA的从设备从AR通道收到地址，执行读操作；R5、从端FPGA的从设备将读出的数据发送到AXI4-Lite接口的R通道；R6、从端FPGA产生一个网络数据包，称之为RP包，其中包含本次读出的数据，通过以太网发至主端FPGA；R7、主端FPGA收到RP包，提取出其中的数据信息，将其发送到主设备AXI4-Lite的R通道上；R8、主设备从R通道获得数据，完成本次AXI4-Lite读操作；AXI4-Lite写操作包括以下步骤，W1、主端FPGA内的主设备发起AXI4-Lite写操作，在主设备AXI4-Lite接口的WR通道上给出地址，同时在W通道上给出数据；W2、主端FPGA产生一个网络数据包，称之为WP包，其中包含要写的地址和数据信息，通过以太网发至从端FPGA；W3、从端FPGA收到WP包，提取出其中的地址和数据信息，将其发送到从设备AXI4-Lite接口的AW通道和W通道上；W4、从端FPGA的从设备从AW和W通道收到地址和数据，执行写操作；W5、从端FPGA的从设备向AXI4-Lite接口的B通道发出写响应；W6、从端FPGA产生一个网络数据包，称之为WRP包，通过以太网发至主端FPGA；W7、主端FPGA收到WRP包，提取出其中的数据信息，将其发送到主设备AXI4-Lite接口的B通道上；W8、主设备从B通道获得响应，完成本次AXI4-Lite写操作。

全文数据：

权利要求：

百度查询： 北京耐数电子有限公司 一种AXI4-Lite总线远程扩展方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD