申请/专利权人：深圳市顾邦半导体科技有限公司

申请日：2024-02-06

公开（公告）日：2024-03-19

公开（公告）号：CN117727620A

主分类号：H01L21/28

分类号：H01L21/28;H01L29/423;H01L29/06

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.05#实质审查的生效;2024.03.19#公开

摘要：本申请提供一种屏蔽栅功率器件制备方法和屏蔽栅功率器件。本申请提供的方法，包括：制备中间结构；其中，中间结构包括半导体层、形成于半导体层的沟槽、位于沟槽的底部的第一栅极、以及位于第一栅极和半导体层之间、并包覆第一栅极的底部、侧壁和顶部的第一隔离层；其中，第一栅极朝向沟槽的槽底的下表面高于槽底；第一隔离层包覆第一栅极的顶部隔离层低于沟槽的顶面，顶部隔离层与沟槽位于顶部隔离层之上的部分成钝角，顶部隔离层与沟槽位于顶部隔离层之上的部分围设成U型结构；在U型结构上、以及半导体层上形成第二隔离层；其中，第二隔离层位于沟槽的内部隔离层与U型结构匹配；在内部隔离层上形成第二栅极。

主权项：1.一种屏蔽栅功率器件制备方法，其特征在于，所述方法包括：制备中间结构；其中，所述中间结构包括半导体层、形成于所述半导体层的沟槽、位于所述沟槽的底部的第一栅极、以及位于所述第一栅极和所述半导体层之间、并包覆所述第一栅极的底部、侧壁和顶部的第一隔离层；其中，所述第一栅极朝向所述沟槽的槽底的下表面高于所述槽底；所述第一隔离层包覆所述第一栅极的顶部隔离层低于所述沟槽的顶面，所述顶部隔离层与所述沟槽位于所述顶部隔离层之上的部分成钝角，所述顶部隔离层与所述沟槽位于所述顶部隔离层之上的部分围设成U型结构；在所述U型结构上、以及所述半导体层上形成第二隔离层；其中，所述第二隔离层位于所述沟槽的内部隔离层与所述U型结构匹配；在所述内部隔离层上形成第二栅极。

全文数据：

权利要求：

百度查询： 深圳市顾邦半导体科技有限公司 一种屏蔽栅功率器件制备方法和屏蔽栅功率器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD