申请/专利权人：西安电子科技大学

申请日：2022-01-05

公开（公告）日：2024-03-19

公开（公告）号：CN114530418B

主分类号：H01L21/8238

分类号：H01L21/8238;H01L27/092

优先权：

专利状态码：有效-授权

法律状态：2024.03.19#授权;2022.06.10#实质审查的生效;2022.05.24#公开

摘要：本发明提供的一种基于沟道掺杂调控的隧穿晶体管的三态反相器的制备方法以及制备出的反相器，在隧穿机理上采用线隧穿与面隧穿结合的方式制备新型三态CTFET；本发明栅极采用Overlap结构，使得三态CTFET相比于传统的CFET结构可以同时获得点隧穿和面隧穿电流，既能在更小的栅压下得到更大的电流和更低的亚阈值摆幅，也能由于隧穿发生的栅压不同，获得较为稳定的三态特性。同时本发明的反相器随着外加偏压VDD的改变可以在一定程度上实现两态与三态间的转化。由于所涉及的NTFET与PTFET均采用本征Si衬底，均为平面结构，与传统Si‑TFET工艺流程大致相同，有利于制备与集成，同时与现有CMOS工艺兼容。

主权项：1.一种基于沟道掺杂调控的隧穿晶体管的三态反相器的制备方法，其特征在于，包括：步骤1：选择衬底1；步骤2：利用浅沟槽隔离方法在所述衬底1的隔离区刻蚀隔离槽2，隔离出NTFET与PTFET的有源区；步骤3：在所述衬底1上利用光刻胶进行掩蔽实现离子注入，形成NTFET的沟道区3以及PTFET的沟道区4；步骤4：在所述衬底紧挨沟道区利用光刻胶进行掩蔽，实现离子注入，以形成NTFET的漏区5-1与PTFET的源区5-2；步骤5：在所述衬底紧挨NTFET的漏区5-1以及紧挨PTFET的源区5-2利用光刻胶进行掩蔽，实现离子注入，以形成NTFET的源区6-1与PTFET的漏区6-2；步骤6：使用快速退火工艺对步骤5所形成的结构进行退火处理，以激活杂质离子并修复离子注入引起的晶格损伤；步骤7：通过原子层淀积技术ALD，在退火处理后所形成结构上沉积high-k栅氧化层介质形成栅介质层7，以提高TFET的栅控能力；步骤8：利用磁控溅射在所述栅介质层7上形成TiN栅金属层8，并用光刻胶掩蔽所述TiN栅金属层8；步骤9：利用湿法腐蚀在TiN栅金属层8上进行腐蚀，并剥离光刻胶，形成栅氧图形9；步骤10：在所述栅氧图形9上，利用干法刻蚀形成栅氧形状10并漏出源漏接触电极区域；步骤11：以电子束蒸发技术在所述源漏接触电极区域形成源漏接触金属电极；步骤12：剥离光刻胶形成源漏电极11，并进行退火以形成欧姆接触；步骤13：使用化学气相淀积PECVD技术，在退火后所形成的结构上淀积SiO2形成钝化保护层12，并在钝化保护层12上开接触孔；步骤14：在所述接触孔位置淀积互联金属，并反刻形成连接PTFET与NTFET的互联线13，完成基于沟道掺杂调控的隧穿晶体管的三态反相器的制备；步骤3中实现离子注入形成NTFET的沟道区3的掺杂剂为硼，剂量为2e14～5e14cm-2，注入能量为4～10kev；实现离子注入形成PTFET的沟道区4的掺杂剂为砷，剂量为2e14～5e14cm-2，注入能量为4～10kev；步骤4中实现离子注入的掺杂剂为硼，剂量为2e15～3e15cm-2，注入能量为8～12kev；步骤6中退火处理的退火温度为950～1050℃，时长为5-10s。

全文数据：

权利要求：

百度查询： 西安电子科技大学 基于沟道掺杂调控的隧穿晶体管的三态反相器及制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD