申请/专利权人：合肥晶合集成电路股份有限公司

申请日：2024-02-21

公开（公告）日：2024-03-22

公开（公告）号：CN117747535A

主分类号：H01L21/762

分类号：H01L21/762;H01L21/8238;H01L29/06;H01L27/092

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.09#实质审查的生效;2024.03.22#公开

摘要：本发明公开了一种浅沟槽隔离结构、半导体结构及制备方法，本发明利用现有技术中制备阱区时的离子注入设备，在制备浅沟槽隔离结构过程中的台阶调整之后，注入一定浓度的B离子到AAcorner，之后移除垫氮化层，在半导体衬底上得到若干浅沟槽隔离结构。通过若干浅沟槽隔离结构将半导体衬底分隔成若干N型或者P型有源区，根据设计对有源区进行源区、漏区、沟道和栅极制备，形成NMOS或者PMOS。由于本发明提前在设计为NMOS区域四周的浅沟槽隔离结构内注入B离子，使得后续在该有源区制备阱区时，能够避免有源区AA与STI搭界处的B离子析出至STI中，导致NMOS的阈值电压Vt无法满足设计要求的问题。本发明改造成本低廉，修正阈值电压效果好，具体较大的实用价值。

主权项：1.一种浅沟槽隔离结构的制备方法，其特征在于，包括：提供一半导体衬底，所述半导体衬底上依次形成有垫氧化层和垫氮化层；对所述垫氮化层、所述垫氧化层和所述半导体衬底进行刻蚀，以形成沟槽，所述沟槽从所述垫氮化层延伸至所述半导体衬底中，沟槽将半导体衬底分割为若干有源区；依次形成线氧化层和线氮化层于所述沟槽内壁；形成隔离氧化层于所述沟槽中，且所述隔离氧化层覆盖沟槽及所述垫氮化层；对所述隔离氧化层进行平坦化处理，以暴露出所述垫氮化层；通过湿法刻蚀移除部分所述隔离氧化层，以调整隔离氧化层的台阶高度；对设计为NMOS的有源区的沟槽内隔离氧化层注入B离子，注入到有源区内一定深度；通过湿法刻蚀移除所述垫氮化层。

全文数据：

权利要求：

百度查询： 合肥晶合集成电路股份有限公司 浅沟槽隔离结构、半导体结构及制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD