申请/专利权人：北京行易道科技有限公司

申请日：2018-12-29

公开（公告）日：2024-03-22

公开（公告）号：CN109688694B

主分类号：H05K1/02

分类号：H05K1/02

优先权：

专利状态码：有效-授权

法律状态：2024.03.22#授权;2019.05.21#实质审查的生效;2019.04.26#公开

摘要：本申请提供了一种电路结构与器件。该电路结构包括：线路板，包括底层、顶层、电源内层和地内层，且电源内层有多个和或地内层有多个；芯片，位于顶层的远离底层的表面上，包括本体和位于本体表面上的多个电接触结构，多个电接触结构包括第一电接触结构和第二电接触结构，第一电接触结构与电源内层电连接，第二电接触结构与地内层电连接，至少有两个第一电接触结构电连接的电源内层相互绝缘且不是同一个电源内层，和或至少两个第二电接触结构电连接的地内层相互绝缘且不是同一个地内层；多个去耦电容，位于顶层的外面上或者底层的表面上，去耦电容与电接触结构连接。该电路缓解了现有技术中不同的去耦回路之间的噪声干扰较严重的问题。

主权项：1.一种电路结构，其特征在于，包括：线路板，包括多个线路层和多个过孔，多个所述线路层中包括底层、顶层、电源内层和地内层，所述电源内层和所述地内层位于所述底层和所述顶层之间，各所述过孔与所述地内层和所述电源内层中的一个电连接，且所述电源内层有多个，和或所述地内层有多个；芯片，位于所述顶层的远离所述底层的表面上，所述芯片包括本体和位于所述本体表面上的多个电接触结构，多个所述电接触结构中的部分为第一电接触结构，另一部分为第二电接触结构，所述第一电接触结构通过所述过孔与所述电源内层电连接，所述第二电接触结构通过所述过孔与所述地内层电连接，且至少有两个所述第一电接触结构电连接的所述电源内层相互绝缘且不是同一个所述电源内层，和或至少两个所述第二电接触结构电连接的所述地内层相互绝缘且不是同一个所述地内层；多个去耦电容，位于所述顶层的远离所述底层的表面上或者所述底层的远离所述顶层的表面上，一个所述去耦电容通过所述过孔与所述电接触结构连接形成一个去耦回路，所述电源内层有多个或所述地内层有多个，在所述电源内层有多个的情况下，至少有两个所述第一电接触结构电连接的所述电源内层不是同一所述电源内层；在所述地内层有多个的情况下，至少有两个所述第二电接触结构电连接的所述地内层不是同一所述地内层，多个所述去耦回路经过的所述地内层不同或者经过的所述电源内层不同。

全文数据：电路结构与器件技术领域本申请涉及电路领域，具体而言，涉及一种电路结构与器件。背景技术在电路设计中，去耦电容的作用是为芯片电源引脚提供负载瞬态变化时的稳定电流以及滤除其它高频干扰。在电容值相同情况下，去耦效果绝大程度上取决于去耦电容放置的位置：电容距离电源芯片引脚电源和地引脚越近，去耦路径越短，寄生参数影响越小，故去耦效果越好。一般而言，为保证去耦电容离芯片引脚更近，传统的基于多层PCB印制电路板的电源去耦方案为：芯片放置于电路板的顶层的外表面上，去耦电容直接放置于电路板的底层的外表面上，芯片引脚与去耦电容引脚再由电路板中的通孔直接相连，形成整个去耦回路。这样，芯片引脚与去耦电容距离为电路板的厚度，去耦回路长度为电路板厚度的两倍。由于同一电源网络所有的过孔都在电路板内的电源内层以及地内层相连，当某个去耦回路上的噪声较大时，噪声会通过电源内层以及地内层耦合到其它去耦回路，从而带来干扰。特别是在数模混合电路系统当中，当多路数字开关切换时，数字电路的电源上会产较大的电源纹波，通常在几十毫伏。而模拟电路的电源对噪声则非常敏感，毫伏级别的微小纹波都会对数模转换的精度带来严重影响。如果数字电路的电源上的纹波通过电路板的电源内层和地内层耦合到模拟电路中的电源，电路的性能会受到较大的影响。在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。发明内容本申请的主要目的在于提供一种电路结构与器件，以解决现有技术中的一个或者多个电路电源通过电路板的电源内层和地内层对其他的电路电源造成影响的问题。为了实现上述目的，根据本申请的一个方面，提供了一种电路结构，该电路结构包括：线路板，包括多个线路层和多个过孔，多个所述线路层中包括底层、顶层、电源内层和地内层，所述电源内层和所述地内层位于所述底层和所述顶层之间，各所述过孔与所述地内层和所述电源内层中的一个电连接，且所述电源内层有多个，和或所述地内层有多个；芯片，位于所述顶层的远离所述底层的表面上，所述芯片包括本体和位于所述本体表面上的多个电接触结构，多个所述电接触结构中的部分为第一电接触结构，另一部分为第二电接触结构，所述第一电接触结构通过所述过孔与所述电源内层电连接，所述第二电接触结构通过所述过孔与所述地内层电连接，且至少有两个所述第一电接触结构电连接的所述电源内层相互绝缘且不是同一个所述电源内层，和或至少两个所述第二电接触结构电连接的所述地内层相互绝缘且不是同一个所述地内层；多个去耦电容，位于所述顶层的远离所述底层的表面上或者所述底层的远离所述顶层的表面上，一个所述去耦电容通过所述过孔与所述电接触结构连接形成一个去耦回路。进一步地，所述电源内层有多个或所述地内层有多个，在所述电源内层有多个的情况下，至少有两个所述第一电接触结构电连接的所述电源内层不是同一所述电源内层；在所述地内层有多个的情况下，至少有两个所述第二电接触结构电连接的所述地内层不是同一所述地内层。进一步地，多个所述去耦回路经过的所述地内层不同或者经过的所述电源内层不同。进一步地，所述本体内有多个电路，各所述电路通过一个所述第一电接触结构和一个第二电接触结构与所述线路板电连接，多个所述电路中包括第一电路和第二电路，所述电源内层有一个，所述地内层有两个，两个所述地内层分别为第一地内层和第二地内层，所述第一地内层、所述电源内层和所述第二地内层依次沿远离所述底层的方向上间隔设置。进一步地，多个所述去耦电容中包括第一去耦电容和第二去耦电容，所述第一去耦电容位于所述顶层的远离所述底层的表面上，所述第二去耦电容位于所述底层的远离所述顶层的表面上。进一步地，所述第一去耦电容的一端通过盲孔与所述第二地内层电连接，所述第一电路的第二电接触结构通过盲孔与所述第二地内层电连接，所述第一去耦电容的另一端与所述第一电接触结构电连接且连接的支路通过盲孔或者通孔与所述电源内层电连接。进一步地，所述第二去耦电容的一端通过贯穿所述第一地内层的通孔与所述第二电路的第二电接触结构电连接，所述第二去耦电容的另一端通过贯穿所述电源内层的通孔与所述第二电路的第一电接触结构电连接。进一步地，所述第一电路和所述第二电路中的一个为数字电路，另一个为模拟电路。进一步地，各所述电接触结构为电源引脚。根据本申请的另一方面，提供了一种器件，包括电路结构，所述电路结构为任一种所述的电路结构。应用本申请的技术方案，由于上述的电路结构中的至少两个去耦回路连接的电源内层和或地内层不同，所以当其中一个去耦回路中出现噪声时，该噪声不会同时从地内层和电源内层同时进入到另一个回路中，而现有技术中的由于多个去耦回路共用地内层和电源内层，所以一旦一个去耦回路中出现噪声，那么噪声会从地内层和电源内层同时进入到另一个去耦回路中，因此，本申请的技术方案中的不同去耦回路之间的噪声干扰相对较小，缓解了现有技术中的不同去耦回路之间的噪声干扰较严重的问题。附图说明构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1示出了根据本申请的电路结构的一实施例的结构示意图；图2示出了根据本申请的电路结构的另一实施例的结构示意图；图3示出了根据本申请的电路结构的再一实施例的结构示意图；以及图4示出了对比例的结构示意图。其中，上述附图包括以下附图标记：10、线路板；20、芯片；30、去耦电容；11、底层；12、第一地内层；13、电源内层；14、第二地内层；15、地内层；16、第一电源内层；17、第二电源内层；18、顶层；19、过孔；21、本体；22、第一电接触结构；23、第二电接触结构；31、第一去耦电容；32、第二去耦电容。具体实施方式应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和或“包括”时，其指明存在特征、步骤、操作、器件、组件和或它们的组合。应该理解的是，当元件诸如层、膜、区域、或衬底描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。正如背景技术所介绍的，现有技术中的一个或者多个电路电源通过电路板的电源内层和地内层对其他的电路电源造成影响，为了解决如上的技术问题，本申请提出了一种电路结构与器件。本申请的一种典型的实施方式中，提供了一种电路结构，如图1至图3所示，该电路结构包括：线路板10，包括多个线路层和多个过孔19，多个上述线路层中包括底层11、顶层18、电源内层13和地内层15，上述电源内层13和上述地内层15位于上述底层11和上述顶层18之间，各上述过孔19与上述地内层15和上述电源内层13中的一个电连接，且上述电源内层13有多个且相互之间绝缘，和或上述地内层15有多个且相互之间绝缘；芯片20，位于上述顶层18的远离上述底层11的表面上，上述芯片20包括本体21和位于上述本体21表面上的多个电接触结构，多个上述电接触结构中的部分为第一电接触结构22，另一部分为第二电接触结构23，上述第一电接触结构22通过上述过孔19与上述电源内层13电连接，上述第二电接触结构23通过上述过孔19与上述地内层15电连接，且至少有两个上述第一电接触结构22电连接的上述电源内层13相互绝缘且不是同一个上述电源内层13，和或至少两个上述第二电接触结构23电连接的上述地内层15相互绝缘且不是同一个上述地内层15；多个去耦电容30，位于上述顶层18的远离底层11的表面上或者上述底层11的远离顶层18的表面上，上述去耦电容30通过上述过孔19与上述电接触结构连接以形成去耦回路。上述的电路结构中，一个第一电接触结构22、两个过孔19、一个电源内层13、至少一个去耦电容30、一个地内层15以及一个第二电接触结构23形成一个去耦回路，所以本申请的电路结构中包括多个去耦回路。并且，本申请的电路结构中有多个电源内层13和一个地内层15，如图1所示；或者有多个地内层15和一个电源内层13，如图2所示；或者同时有多个电源内层13和多个地内层15，如图3所示。在具有多个电源内层13和一个地内层15的情况中，至少有两个上述第一电接触结构22电连接的上述电源内层13不是同一个上述电源内层13，图1的电路结构中具有两个第一电接触结构22、两个第二电接触结构23，两个电源内层13和一个地内层15，两个第一电接触结构22和两个第二电接触结构23为两个电路的电接触结构，两个电源内层13分别是第一电源内层16和第二电源内层17，一个第一电接触结构22、两个过孔19、第一电源内层16、地内层15、一个去耦电容30以及一个第二电接触结构23形成去耦回路，另一个第一电接触结构22、两个过孔19、第二电源内层17、地内层15、另一个去耦电容30以及另一个第二电接触结构23形成去耦回路，这两个去耦回路连接的电源内层13不同，但是经过的地层相同，且这两个电源内层13之间绝缘设置。在具有多个地内层15和一个电源内层13的情况中，至少有两个上述第二电接触结构23电连接的上述地内层15不是同一个上述地内层15，图2的电路结构中具有两个第一电接触结构22、两个第二电接触结构23，一个电源内层13和两个地内层15，两个第一电接触结构22和两个第二电接触结构23为两个电路的电接触结构，两个地内层15分别是第一地内层12和第二地内层14，一个第一电接触结构22、两个过孔19、第一地内层12、电源内层13、一个去耦电容30以及一个第二电接触结构23形成去耦回路，另一个第一电接触结构22、两个过孔19、第二地内层14、电源内层13、另一个去耦电容30以及另一个第二电接触结构23形成去耦回路，这两个去耦回路连接的地内层15不同，且这两个地内层15之间绝缘设置。在同时有多个电源内层13和多个地内层15的情况中，至少有两个上述第一电接触结构22电连接的上述电源内层13不是同一个上述电源内层13，或者至少有两个上述第二电接触结构23电连接的上述地内层15不是同一个上述地内层15，图3的电路结构中具有两个第一电接触结构22、两个第二电接触结构23，两个电源内层13和两个地内层15，两个第一电接触结构22和两个第二电接触结构23为两个电路的电接触结构，两个电源内层13分别是第一电源内层16和第二电源内层17，两个地内层15分别是第一地内层12和第二地内层14，一个第一电接触结构22、两个过孔19、第一地内层12、第一电源内层16、一个去耦电容30以及一个第二电接触结构23形成去耦回路，另一个第一电接触结构22、两个过孔19、第二地内层14、第二电源内层17、另一个去耦电容30以及另一个第二电接触结构23形成去耦回路，这两个去耦回路连接的电源内层13和地内层15均不同，且这两个电源内层13之间绝缘设置，地内层15之间也绝缘设置。由于上述的电路结构中的至少两个去耦回路连接的电源内层和或地内层不同，所以当其中一个去耦回路中出现噪声时，该噪声不会同时从地内层和电源内层同时进入到另一个回路中，而现有技术中的由于多个去耦回路共用地内层和电源内层，所以一旦一个去耦回路中出现噪声，那么噪声会从地内层和电源内层同时进入到另一个去耦回路中，因此，本申请的技术方案中的不同去耦回路之间的噪声干扰相对较小，缓解了现有技术中的不同去耦回路之间的噪声干扰较严重的问题。当然，本申请的具体的电路结构并不限于图1至图3所示的具体结构，还可以是其他的电路结构，只要至少两个去耦回路连接的电源内层和或地内层不同即可。为了简化线路板10的结构，本申请的一种具体的实施例中，上述电源内层13有多个或上述地内层15有多个，如图1所示，在上述电源内层13有多个的情况下，至少有两个上述第一电接触结构22电连接的上述电源内层13不是同一上述电源内层13；如图2所示，在上述地内层15有多个的情况下，至少有两个上述第二电接触结构23电连接的上述地内层15不是同一上述地内层15。本申请的中的电源内层的个数以及地内层的个数可以根据实际情况确定，具体可以根据芯片中的电路个数来确定，更为具体地还可以根据芯片中的容易受噪声干扰的电路的个数来决定。为了进一步减小不同去耦回路之间的噪声干扰，或者彻底消除不同去耦回路之间的噪声干扰，本申请的一种实施例中，在所述电源内层有多个或所述地内层有多个的情况下，多个所述去耦回路经过的所述地内层不同或者经过的所述电源内层不同。该实施例中，由于所述电源内层有多个或所述地内层有多个，这样不同的去耦回路只经过电源内层或只经过地内层，当多个所述去耦回路经过的所述地内层不同或者经过的所述电源内层不同时，就说明多个去耦回路之间没有经过任何相同的层指地内层或者电源内层，因此，当一个去耦回路中出现噪声时，该噪声不会进入到另一个去耦回路中，更不会形成回路。图1中，上述电源内层13有两个，上述地内层15有一个，两个上述电源内层13分别为第一电源内层16和第二电源内层17，上述地内层15、上述第一电源内层16和上述第二电源内层17依次沿远离上述底层11的方向上间隔设置。该实施例中，由于两个去耦回路经过的地内层相同，所以相比图2的结构来说，该结构中，消除噪声的效果较差。为了使得去耦回路的路径更短，从而进一步提升滤波去耦效果，本申请的另一种实施例中，如图1所示，上述本体内有多个电路，各上述电路通过一个上述第一电接触结构和一个第二电接触结构与上述线路板电连接，多个上述电路中包括第一电路和第二电路，如图1所示，上述电源内层13有一个，上述地内层15有两个，两个上述地内层15分别为第一地内层12和第二地内层14，上述第一地内层12、上述电源内层13和上述第二地内层14依次沿远离上述底层11的方向上间隔设置。该电路结构相对于现有技术中的电路结构，不仅可以隔离两个电路之间的去耦回路，且由于其中的一个电路连接的是第二地内层14，这样形成的去耦回路相比现有技术中的由第一地内层12形成的去耦回路更短，滤波去耦效果更好。本申请的去耦电容的个数和位置可以根据实际情况来确定，具体可以根据芯片中的电路的个数来确定去耦电容的个数，去耦电容的位置可以从滤波去耦效果方面来考虑，也可以为线路板外面的其他配套结构比如散热结构的布置来考虑，为了进一步减小去耦回路的路径的长度，从而进一步提升滤波去耦的效果，本申请的一种实施例中，多个去耦电容位于上述顶层的远离底层的表面上。当然，本申请中的去耦电容30并不限于只设置在顶层18的远离底层11的表面上，还可以是其他的设置位置，如图1至图3所示，本申请的一种具体的实施例中，多个上述去耦电容30中包括第一去耦电容30和第二去耦电容30，上述第一去耦电容30位于上述顶层18的远离上述底层11的表面上，上述第二去耦电容30位于上述底层11的远离上述顶层18的表面上。具体地，如图2所示，上述第一去耦电容30的一端通过盲孔与上述第二地内层14电连接，上述第一电路的第二电接触结构23通过盲孔与上述第二地内层14电连接，上述第一去耦电容30的另一端与上述第一电接触结构22电连接且连接的支路通过盲孔或者通孔与上述电源内层13电连接。该实施例中，第一电接触结构22、第一去耦电容30、一个盲孔或一个通孔、两个盲孔以及第二电接触结构23形成去耦回路，该去耦回路较短，去耦效果较好。为了避免另一电路的去耦回路中的噪声对上述去耦回路造成影响，本申请的一种实施例中，如图2所示，上述第二去耦电容30的一端通过贯穿上述第一地内层12的通孔与上述第二电路的第二电接触结构23电连接，上述第二去耦电容30的另一端通过贯穿上述电源内层13的通孔与上述第二电路的第一电接触结构22电连接。该实施例中，第一电接触结构22、第二去耦电容30、两个通孔以及第二电接触结构23形成去耦回路，该去耦回路与上述的第一去耦电容30形成的去耦回路不经过的地内层15不是同一地内层15，所以这两个去耦回路之间不会相互干扰。数模混合的电路结构中，当多路数字开关切换时，数字电源上会产较大的电源纹波，通常在几十毫伏。而芯片的模拟电源对噪声则非常敏感，毫伏级别的微小纹波都会对数模转换的精度带来严重影响，如果数字电源上的纹波通过线路板的电源内层和地内层耦合到芯片模拟电源引脚，电路性能很可能会受到影响，为了避免数字电路上的波纹影响到模拟电源，本申请的一种具体的实施例中，如图2所示，上述第一电路和上述第二电路中的一个为数字电路，另一个为模拟电路。本申请的电接触结构可以为现有技术中的任何一种可以电连接的结构，可以为是焊球或者导电凸点，本申请的一种具体的实施例中，各上述电接触结构为电源引脚。本申请的另一种典型的实施方式中，提供了一种器件，该器件包括电路结构，该电路结构为上述的任一种电路结构。上述的器件中由于包括上述的电路结构，该器件的性能较好。为了使得本领域技术人员能够更加清楚地了解本申请的技术方案和技术效果，以下将结合具体的实施例来说明本申请的技术方案。实施例如图2所示，电路结构由线路板10、芯片20和去耦电容30构成。其中，线路板10为PCB板，该PCB板从下至上依次有底层11Bottom层、第一地内层12、电源内层13以及第二地内层14L2地内层以及顶层18Top层形成，相邻的两个线路层之间的间隔为127微米，芯片20包括本体21和四个电接触结构，本体21内有数字电路和模拟电路，第一电接触结构22为电源引脚，第二电接触结构23为VSS引脚。去耦电容30有两个，分别为第一去耦电容31和第二去耦电容32，第一去耦电容31为模拟电路的电源去耦电容，简称模拟电源去耦电容，第二去耦电容32为数字电路的电源去耦电容，简称数字电源去耦电容。模拟电源去耦电容放置于Top层的远离L2地内层的一侧，模拟电源去耦电容的GND引脚和VSS引脚分别通过盲孔连接到L2地内层，模拟电源去耦电容的模拟电源引脚则通过通孔连接到电源内层13，形成的模拟电源去耦回路为图2中虚线所示，仅在Top层和L2地内层之间形成回路。数字电源去耦电容采用传统的放置方式，位于Bottom层的远离第一地内层12的一侧，采用通孔连接至Top层的电源引脚和VSS引脚，其中的一个通孔与电源内层13连接，另一个通孔与第一地内层12连接，并且，与第一地内层12连接的通孔不与L2地内层连接，形成的数字电源去耦回路如图2中虚线所示，在Top层和Bottom层之间，经过两个通孔和数字电源去耦电容形成回路。如果数字电源去耦回路上产生噪声，干扰噪声可能会经电源内层13和第一地内层12传导，由于数字电源去耦电容的与第一地内层12连接的通孔在L2地内层不连接，故噪声回路不会在电源内层13与L2地内层之间形成闭合路径，仅在电源内层13与第一地内层12之间形成噪声回路，故模拟电源去耦回路与数字干扰噪声回路没有交叠，数字噪声无法叠加至芯片20模拟电源引脚，射频和数模转换性能不受数字电源噪声等其它噪声的影响，电路结构的性能较好。并且，该模拟电源去耦回路的路径长度为电源引脚到第一去耦电容31之间的长度以及top层到L2地内层的距离，模拟电源的电源引脚到第一去耦电容31的距离为2.5mm，top层到L2地内层的距离为127um，所以，去耦路径总长为2.5mm+0.127mm＝2.627mm。该去耦回路的路径总长度较短，滤波去耦效果更好。另外，该模拟电源去耦电容位于Top层的上方，从而使Bottom层有足够的空间安装散热装置如粘贴导热金属片，使得该电路结构的散热效果较好。对比例如图4所示，该对比例与实施例的区别是：该PCB板内不包括第二地内层14，包括一个电源内层13和地内层15，模拟电源去耦电容30位于Bottom层的远离地内层15的一侧，模拟电源去耦电容30采用通孔连接至Top层的电源引脚和VSS引脚，其中的一个通孔与电源内层13连接，另一个通孔与第一地内层12连接，即模拟电源去耦回路和数字电源去耦回路经过的地内层15和电源内层13相同。如果数字电源去耦回路上产生噪声，干扰噪声可能会经电源内层13和第一地内层12传导，由于数字电源去耦电容30的与第一地内层12连接的通孔在L2地内层15不连接，故噪声回路不会在电源内层13与L2地内层15之间形成闭合路径，仅在电源内层13与第一地内层12之间形成噪声回路如图黑色实线所示，故模拟电源去耦回路与数字干扰噪声回路没有交叠，数字噪声无法叠加至芯片20模拟电源引脚，射频和数模转换性能不受数字电源噪声等其它噪声的影响，电路结构的性能较好。该方案中模拟电源去耦回路的路径总长为整个PCB板的厚度x2，PCB板厚度为1.6mm，该方案的去耦回路的路径总长为3.2mm，去耦回路的路径长度较长，滤波去耦效果相对实施例较差。且该对比例，第一去耦电容31和第二去耦电容32均位于Bottom层的远离地内层15的一侧，使Bottom层没有足够的空间安装散热装置如粘贴导热金属片，使得该电路结构的散热效果相对较差。从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：1、本申请的电路结构中的至少两个去耦回路连接的电源内层和或地内层不同，所以当其中一个去耦回路中出现噪声时，该噪声不会同时从地内层和电源内层同时进入到另一个回路中，而现有技术中的由于多个去耦回路共用地内层和电源内层，所以一旦一个去耦回路中出现噪声，那么噪声会从地内层和电源内层同时进入到另一个去耦回路中，因此，本申请的技术方案中的不同去耦回路之间的噪声干扰相对较小，缓解了现有技术中的不同去耦回路之间的噪声干扰较严重的问题。2、本申请的器件中由于包括上述的电路结构，该器件的性能较好。以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

权利要求：1.一种电路结构，其特征在于，包括：线路板，包括多个线路层和多个过孔，多个所述线路层中包括底层、顶层、电源内层和地内层，所述电源内层和所述地内层位于所述底层和所述顶层之间，各所述过孔与所述地内层和所述电源内层中的一个电连接，且所述电源内层有多个，和或所述地内层有多个；芯片，位于所述顶层的远离所述底层的表面上，所述芯片包括本体和位于所述本体表面上的多个电接触结构，多个所述电接触结构中的部分为第一电接触结构，另一部分为第二电接触结构，所述第一电接触结构通过所述过孔与所述电源内层电连接，所述第二电接触结构通过所述过孔与所述地内层电连接，且至少有两个所述第一电接触结构电连接的所述电源内层相互绝缘且不是同一个所述电源内层，和或至少两个所述第二电接触结构电连接的所述地内层相互绝缘且不是同一个所述地内层；多个去耦电容，位于所述顶层的远离所述底层的表面上或者所述底层的远离所述顶层的表面上，一个所述去耦电容通过所述过孔与所述电接触结构连接形成一个去耦回路。2.根据权利要求1所述的电路结构，其特征在于，所述电源内层有多个或所述地内层有多个，在所述电源内层有多个的情况下，至少有两个所述第一电接触结构电连接的所述电源内层不是同一所述电源内层；在所述地内层有多个的情况下，至少有两个所述第二电接触结构电连接的所述地内层不是同一所述地内层。3.根据权利要求2所述的电路结构，其特征在于，多个所述去耦回路经过的所述地内层不同或者经过的所述电源内层不同。4.根据权利要求2所述的电路结构，其特征在于，所述本体内有多个电路，各所述电路通过一个所述第一电接触结构和一个第二电接触结构与所述线路板电连接，多个所述电路中包括第一电路和第二电路，所述电源内层有一个，所述地内层有两个，两个所述地内层分别为第一地内层和第二地内层，所述第一地内层、所述电源内层和所述第二地内层依次沿远离所述底层的方向上间隔设置。5.根据权利要求4所述的电路结构，其特征在于，多个所述去耦电容中包括第一去耦电容和第二去耦电容，所述第一去耦电容位于所述顶层的远离所述底层的表面上，所述第二去耦电容位于所述底层的远离所述顶层的表面上。6.根据权利要求5所述的电路结构，其特征在于，所述第一去耦电容的一端通过盲孔与所述第二地内层电连接，所述第一电路的第二电接触结构通过盲孔与所述第二地内层电连接，所述第一去耦电容的另一端与所述第一电接触结构电连接且连接的支路通过盲孔或者通孔与所述电源内层电连接。7.根据权利要求5所述的电路结构，其特征在于，所述第二去耦电容的一端通过贯穿所述第一地内层的通孔与所述第二电路的第二电接触结构电连接，所述第二去耦电容的另一端通过贯穿所述电源内层的通孔与所述第二电路的第一电接触结构电连接。8.根据权利要求4至7中任一项所述的电路结构，其特征在于，所述第一电路和所述第二电路中的一个为数字电路，另一个为模拟电路。9.根据权利要求1所述的电路结构，其特征在于，各所述电接触结构为电源引脚。10.一种器件，包括电路结构，其特征在于，所述电路结构为权利要求1至9中任一项所述的电路结构。

百度查询： 北京行易道科技有限公司 电路结构与器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD