申请/专利权人：台湾积体电路制造股份有限公司

申请日：2021-03-16

公开（公告）日：2024-03-22

公开（公告）号：CN113690141B

主分类号：H01L21/336

分类号：H01L21/336;H01L29/08;H01L29/161;H01L29/78

优先权：["20200803 US 16/984,075"]

专利状态码：有效-授权

法律状态：2024.03.22#授权;2021.12.10#实质审查的生效;2021.11.23#公开

摘要：半导体器件包括设置在衬底上方的半导体线或半导体片、与半导体线或半导体片接触的源极漏极外延层、设置在半导体线或半导体片的每个沟道区上并包裹半导体线或半导体片的每个沟道区的栅极介电层、设置在栅极介电层上并包裹每个沟道区的栅电极层、以及分别设置在空间中的绝缘间隔件。空间由相邻的半导体线或半导体片、栅电极层以及源极漏极区限定。源极漏极外延层包括具有不同Ge含量的多个掺杂SiGe层，并且源极漏极外延层中的至少一个是非掺杂的SiGe或Si。本申请的实施例还涉及制造半导体器件的方法。

主权项：1.一种制造半导体器件的方法，包括：形成其中第一半导体层和第二半导体层交替堆叠的鳍结构；在所述鳍结构上方形成牺牲栅极结构；蚀刻所述鳍结构的未被所述牺牲栅极结构覆盖的源极漏极区，从而形成源极漏极空间；通过所述源极漏极空间横向蚀刻所述第一半导体层；以及在所述源极漏极空间中形成源极漏极外延层，其中，形成所述源极漏极外延层包括：形成第一外延层；在所述第一外延层上形成Ge含量高于所述第一外延层的第二外延层；在所述第二外延层上形成Ge含量高于所述第二外延层的第三外延层；以及在所述第三外延层上方形成Ge含量高于所述第三外延层的第四外延层，其中，所述第二外延层的Ge含量随着所述第二外延层的生长而增加，并且所述第三外延层的Ge含量是恒定的。

全文数据：

权利要求：

百度查询： 台湾积体电路制造股份有限公司 制造半导体器件的方法和半导体器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD