申请/专利权人：博越微电子(江苏)有限公司

申请日：2023-12-30

公开（公告）日：2024-03-29

公开（公告）号：CN117792350A

主分类号：H03K5/135

分类号：H03K5/135;H03K19/20;H03K21/02;H03K21/08

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.16#实质审查的生效;2024.03.29#公开

摘要：本发明提供用于DEM匹配技术的无交叠四分频时钟电路及提供时钟信号的方法，涉及四分频时钟电路技术领域，包括第一组合逻辑模块、第二组合逻辑模块、第三组合逻辑模块、第四组合逻辑模块和反馈逻辑模块。本发明通过D触发器与逻辑门电路实现四相时钟无交叠，摒弃延时模块，电路结构简单，占用面积更小，有利于芯片集成化发展，且电路稳定性好，电路性能受PVT变化影响较小，在此基础上，只需要在电路后端添加多级组合逻辑模块，并增加反馈逻辑模块中或非门的输入端口，便能够根据实际需求产生多相无交叠时钟，方便对电路进行优化改造，电路的适用性强。

主权项：1.用于DEM匹配技术的无交叠四分频时钟电路，其特征在于，包括：第一组合逻辑模块，所述第一组合逻辑模块的输出端与反馈逻辑模块的输入端电性连接，并通过非门与第二组合逻辑模块的输入端电性连接，用于根据输入信号和时钟信号生成第一相位信号，并将第一相位信号发送到第二组合逻辑模块；第二组合逻辑模块，所述第二组合逻辑模块的输出端与反馈逻辑模块的输入端电性连接，并通过非门与第三组合逻辑模块的输入端电性连接，用于根据第一相位信号和时钟信号生成第二相位信号，并将第二相位信号发送到第三组合逻辑模块；第三组合逻辑模块，所述第三组合逻辑模块的输出端与反馈逻辑模块的输入端电性连接，并通过非门与第四组合逻辑模块的输入端电性连接，用于根据第二相位信号和时钟信号生成第三相位信号，并将第三相位信号发送到反馈逻辑模块和第四组合逻辑模块；反馈逻辑模块，所述反馈逻辑模块的输出端与第一组合逻辑模块的输入端电性连接，用于根据第一相位信号、第二相位信号、第三相位信号生成输入信号，并将输入信号发送到第一组合逻辑模块；第四组合逻辑模块，所述第四组合逻辑模块用于根据第三相位信号和时钟信号生成第四相位信号。

全文数据：

权利要求：

百度查询： 博越微电子(江苏)有限公司 用于DEM匹配技术的无交叠四分频时钟电路及提供时钟信号的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD