申请/专利权人:苏州华太电子技术股份有限公司
申请日:2022-09-20
公开(公告)日:2024-03-29
公开(公告)号:CN117790540A
主分类号:H01L29/10
分类号:H01L29/10;H01L29/06;H01L29/423;H01L21/336;H01L29/78
优先权:
专利状态码:在审-实质审查的生效
法律状态:2024.04.16#实质审查的生效;2024.03.29#公开
摘要:本公开涉及微电子技术领域。具体而言,本公开提供了一种超结LDMOS器件,其包括:形成在沟道与N型柱区邻接的部分中的沟道积累区,该沟道积累区的掺杂浓度的范围为5E17cm3至5E18cm3,形成了引导所述沟道的表面电子向所述衬底流动的通路。当沟道表面形成电子反型层时,沟道积累区能够形成很宽的电子通路,以便引导电子向衬底所在的方向流动,因此,避免了传统器件在栅极靠近漂移区边缘的峰值电场和电流路径重合的情况,继而降低了静态偏置时碰撞电离强度,从而降低了热载流子注入效应。该超结LDMOS器件还可以通过设置场板来平坦化柱区的电场强度。此外,本公开还涉及一种用于制造该超结LDMOS器件的方法。
主权项:1.一种超结LDMOS器件,其特征在于,包括:P型掺杂或者不掺杂的衬底;覆盖所述衬底的一侧表面的P型掺杂的外延层;形成在所述外延层中的P型掺杂的体区;形成在所述外延层中的漂移区,所述漂移区包括P型柱区和N型柱区,其中,至少所述N型柱区与所述体区邻接;形成在所述体区中的N型掺杂的源区,所述源区与所述漂移区被所述体区的一部分隔开,所述体区位于所述源区与所述漂移区之间的部分形成沟道;形成在所述漂移区的远离所述体区的一端中的N型掺杂的漏区;形成在所述沟道和所述N型柱区彼此邻接的区域中的沟道积累区,所述沟道积累区的掺杂浓度的范围为5E17cm3至5E18cm3,形成了引导所述沟道的表面电子向所述衬底流动的通路;面对所述沟道和所述沟道积累区的栅极。
全文数据:
权利要求:
百度查询: 苏州华太电子技术股份有限公司 超结LDMOS器件以及制造其的方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。