申请/专利权人：瑞萨电子株式会社

申请日：2019-05-24

公开（公告）日：2024-04-02

公开（公告）号：CN110543938B

主分类号：G06N3/063

分类号：G06N3/063;G06N3/0464

优先权：["20180528 JP 2018-101344"]

专利状态码：有效-授权

法律状态：2024.04.02#授权;2021.03.09#实质审查的生效;2019.12.06#公开

摘要：本申请涉及半导体装置和存储器访问设定方法。对存储器访问的限制降低了在卷积神经网络中的卷积处理期间的相关技术半导体装置的计算能力。根据本发明的一个方面的半导体装置包括加速器部分，加速器部分通过使用具有能够在单个存储体的基础上改变读取写入状态的多个存储体的存储器来对包括在卷积神经网络中的多个中间层执行计算。加速器部分包括网络层控制部分，网络层控制部分根据包括在卷积神经网络中的中间层的输入数据和输出数据的传送量和传送速率，以改变分配给存储中间层的输入数据或输出数据的存储体的读取写入状态的方式来控制存储器控制部分。

主权项：1.一种半导体装置，包括：层计算部分，所述层计算部分对包括在卷积神经网络中的多个中间层中的每一个中间层的处理目标图像数据的元素执行包括卷积乘积和运算的运算处理；存储器，所述存储器存储包括在所述卷积神经网络中的所述中间层中的所述层计算部分的输入和输出数据，并且包括可独立读取和写入的多个存储体；存储器控制部分，所述存储器控制部分将每个所述存储体在可读取状态和可写入状态之间切换，并且执行在所述层计算部分和所述存储器之间的数据发送和接收的路由；和网络层控制部分，所述网络层控制部分根据包括在所述卷积神经网络中的所述中间层的输入数据和输出数据的传送量和传送速率，以改变存储所述中间层的所述输入数据或输出数据的所述存储体的读取状态和写入状态的分配的方式，来控制所述存储器控制部分，其中，当连续中间层之中的先前中间层被指定为第一中间层、并且后续中间层被指定为第二中间层时，所述网络层控制部分根据所述第二中间层的所述输入数据的所述传送速率、以及将所述存储器控制部分耦合到所述存储体的总线的每存储体的总线传送速率，设置用于存储所述第一中间层的所述输出数据的存储体的数量。

全文数据：

权利要求：

百度查询： 瑞萨电子株式会社 半导体装置和存储器访问设定方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD