申请/专利权人：西安电子科技大学

申请日：2021-06-21

公开（公告）日：2024-04-02

公开（公告）号：CN113644069B

主分类号：H01L27/092

分类号：H01L27/092;H01L29/49;H01L21/8238

优先权：

专利状态码：有效-授权

法律状态：2024.04.02#授权;2021.11.30#实质审查的生效;2021.11.12#公开

摘要：本发明公开了一种具有同质栅极金属的新型CMOS反相器及其制备方法，该反相器包括设置于衬底上的p型JLFET以及n型MOSFET，p型JLFET与n型MOSFET之间通过浅槽沟道隔离结构隔离开，p型JLFET与n型MOSFET的栅电极相互连接并作为CMOS反相器的输入端，p型JLFET与n型MOSFET的漏极相互连接并作为CMOS反相器的输出端，p型JLFET的源电极接高电源端，n型MOSFET的源电极接地；其中，p型JLFET是具有埋层结构的积累模式JLFET。本发明通过引入具有埋层结构的p型JLFET，改善了反相器中n型器件和p型器件的对称性问题，使得反相器的转换性能更优秀；同时，还可以使n型器件和p型器件采用相同功函数的栅极金属，简化了栅极设计，降低了工艺复杂度。

主权项：1.一种具有同质栅极金属的新型CMOS反相器，其特征在于，包括设置于衬底10上的p型JLFET以及n型MOSFET，所述p型JLFET与所述n型MOSFET之间通过浅槽沟道隔离结构11～13隔离开，所述p型JLFET与所述n型MOSFET的栅电极相互连接并作为CMOS反相器的输入端，所述p型JLFET与所述n型MOSFET的漏极相互连接并作为CMOS反相器的输出端，所述p型JLFET的源电极接高电源端，所述n型MOSFET的源电极接地；其中，所述p型JLFET是具有埋层结构的积累模式JLFET；所述p型JLFET器件包括N阱20，位于所述N阱20上面的第一沟道区30、第一源区40以及第一漏区50，所述第一源区40和所述漏区50分别位于所述沟道区30的两端，所述第一源区40和所述漏区50上分别对应设有第一源电极41和第一漏电极51；其中，所述第一沟道区30下方设置有埋层21，所述埋层21起始于所述第一沟道区30与所述第一漏区50的交界处，且所述埋层21长度小于所述第一沟道区30的长度；所述第一沟道区30上方设有第一栅极结构60；所述第一栅极结构60包括第一栅电极61以及位于所述第一栅电极61和所述第一沟道区30之间的第一栅介质层62；所述埋层21距所述第一源区40的距离Lgap不低于30nm；所述埋层21为n型均匀重掺杂区域，掺杂浓度高于所述第一沟道区30掺杂浓度；所述第一沟道区30厚度小于衬底PN结在所述第一沟道区30里的空间电荷区宽度，以保证无外加栅压时沟道的有效夹断；其中，所述埋层21与所述第一沟道区30异型掺杂以形成衬底PN结。

全文数据：

权利要求：

百度查询： 西安电子科技大学 一种具有同质栅极金属的新型CMOS反相器及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD