申请/专利权人：IMEC非营利协会;鲁汶天主教大学

申请日：2023-10-09

公开（公告）日：2024-04-09

公开（公告）号：CN117858495A

主分类号：H10B10/00

分类号：H10B10/00;G11C11/41

优先权：["20221007 EP 22200294.1"]

专利状态码：在审-公开

法律状态：2024.04.09#公开

摘要：根据一方面，提供了一种3DIC，包括：多个垂直堆叠的器件层级，每一器件层级包括SRAM电路，每一SRAM电路包括SRAM位单元，其中位单元堆叠在彼此顶部以限定位单元的堆叠，并且其中每一位单元包括第一传输晶体管和第二传输晶体管、第一上拉晶体管和第一下拉晶体管、以及第二上拉晶体管和第二下拉晶体管。SRAM电路具有相同布局，并且每一SRAM电路包括：形成位单元的晶体管的有源半导体图案的单个有源层以及水平地布线的导线的单个布线层，该单个布线层包括连接到SRAM电路的位单元的互补的一对第一位线和第二位线、限定SRAM电路的位单元的晶体管的栅极的栅极线、以及形成SRAM电路的位单元的互连的接线。

主权项：1.一种3D集成电路3DIC，包括：多个垂直堆叠的器件层级，每一器件层级包括SRAM电路，每一SRAM电路包括SRAM位单元，其中所述位单元堆叠在彼此顶部以限定位单元的堆叠，并且其中每一位单元包括第一传输晶体管和第二传输晶体管、第一上拉晶体管和第一下拉晶体管、以及第二上拉晶体管和第二下拉晶体管，其中所述SRAM电路具有相同布局，并且每一SRAM电路包括：形成所述位单元的晶体管的有源半导体图案的单个有源层，以及水平地布线的导线的单个布线层，包括连接到所述SRAM电路的位单元的互补的一对第一位线和第二位线、限定所述SRAM电路的位单元的晶体管的栅极的栅极线、以及形成所述SRAM电路的位单元的互连的接线；所述3DIC还包括：垂直地布线穿过位单元的所述堆叠并连接到所述堆叠的每一个位单元的上拉电压轨和下拉电压轨；以及垂直地布线穿过位单元的所述堆叠并且连接到位单元的所述堆叠的每一个位单元的第一字线和第二字线。

全文数据：

权利要求：

百度查询： IMEC非营利协会;鲁汶天主教大学 3D集成电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD