申请/专利权人：合肥综合性国家科学中心人工智能研究院(安徽省人工智能实验室)

申请日：2023-12-08

公开（公告）日：2024-04-09

公开（公告）号：CN117851313A

主分类号：G06F13/34

分类号：G06F13/34;G06F13/40;G06F15/78

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.26#实质审查的生效;2024.04.09#公开

摘要：本发明涉及集成电路芯片设计领域，具体涉及一种适用于片上网络架构芯片的DMA控制系统。该系统包括作为核心处理器的中央处理器模块，用于配置PL端寄存器参数的中央处理器配置模块，中断管理模块，用于管理数据的数据管理模块，用于建立数据传输通道的数据通道仲裁模块，用于往片上网络架构芯片写入数据的片上网络架构芯片写入模块，用于接收片上网络架构芯片输出的数据进行解包分流的片上网络架构芯片输出数据解包模块和用于存储和处理片上网络架构芯片输出的数据长度不超过阈值的数据小型数据处理模块。本发明通过优化数据传输通道和数据缓存策略，可以实现片上网络架构芯片与FPGA芯片之间的高效率的数据交互，大大提高了系统的整体效率。

主权项：1.一种适用于片上网络架构芯片的DMA控制系统，其特征在于，包括：中央处理器模块，用于执行程序，管理系统资源，控制其他模块的工作；向片上网络架构芯片读取或发送数据时，中央处理器模块通过向中央处理器配置模块发送指令使数据发送方与数据接收方进行匹配，建立数据传输通道，并根据中断管理模块的中断信号，判断数据读取是否完成；中央处理器配置模块，用于配置PL端寄存器的参数，通过中央处理器模块来发送指令，实现与PL端指定模块进行控制与信息交互；中断管理模块，用于管理PL端发给中央处理器模块的中断；数据管理模块，用于存储片上网络架构芯片运行所需的数据及存储片上网络架构芯片输出的数据，并提供控制所存储数据的访问接口；数据通道仲裁模块，用于匹配数据接收方的读数据请求和数据发送方的写数据请求，使数据发送方与数据接收方建立数据传输通道；片上网络架构芯片写入模块，根据中央处理器配置模块的指令，向数据通道仲裁模块发送读请求，与数据发送方建立数据传输通道后，往片上网络架构芯片写入数据；片上网络架构芯片输出数据解包模块，用于接收片上网络架构芯片输出的数据包或者网络接口信息包进行解包后分流；小型数据处理模块，用于存储和处理片上网络架构芯片输出的数据长度不超过阈值的数据。

全文数据：

权利要求：

百度查询： 合肥综合性国家科学中心人工智能研究院(安徽省人工智能实验室) 一种适用于片上网络架构芯片的DMA控制系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD