申请/专利权人：盛立安元科技(杭州)股份有限公司

申请日：2024-01-08

公开（公告）日：2024-04-09

公开（公告）号：CN117857669A

主分类号：H04L69/22

分类号：H04L69/22;H04L49/10;H04L49/111;H04L49/90;H04L43/12;H04L47/10

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.26#实质审查的生效;2024.04.09#公开

摘要：本申请公开了一种数据包抓取方法、装置、设备及介质，涉及网络抓包领域，包括：通过交换芯片将从多个第一SFP+接口接收到的多个数据包基于多个以太网输入接口输入至FPGA芯片；通过FPGA芯片中的多个以太网解析模块对各数据包进行解析并将解析后的数据包存储至各缓冲器；通过FPGA芯片中的仲裁器对各缓冲器中的已存储数据包进行处理并将处理后的数据包缓存至DDR4；通过FPGA芯片中的流量控制器基于数据包抓取设备的接收性能从DDR4读取目标数据包，并通过第二SFP+接口将目标数据包通过网卡传输至数据包抓取设备以完成对数据包的抓取。本申请通过特定架构并基于FPGA芯片结合网卡解决了网络抓包过程中的丢包问题。

主权项：1.一种数据包抓取方法，其特征在于，应用于交换设备，所述交换设备包括FPGA芯片、交换芯片、DDR4存储器、若干SFP+接口；所述SFP+接口用于连接外部设备与所述交换芯片；其中，所述方法包括：当所述交换芯片接收到多个第一SFP+接口传输的待抓取数据包时，通过所述交换芯片将各所述待抓取数据包基于与所述多个第一SFP+接口分别对应的多个以太网输入接口输入至所述FPGA芯片；所述第一SFP+接口与外部数据收发设备一一对应；通过所述FPGA芯片中与各所述以太网输入接口分别连接的以太网解析模块对各所述待抓取数据包进行解析，并将各解析后的数据包存储至与各所述以太网解析模块分别连接的缓冲器中；通过所述FPGA芯片中的仲裁器对各所述缓冲器中的已存储数据包进行处理，并将处理后的数据包缓存至所述DDR4存储器中；通过所述FPGA芯片中的流量控制器基于外部数据包抓取设备的接收性能从所述DDR4存储器中读取目标数据包，并通过第二SFP+接口将所述目标数据包通过网卡传输至所述外部数据包抓取设备，以完成所述外部数据包抓取设备对数据包的抓取。

全文数据：

权利要求：

百度查询： 盛立安元科技(杭州)股份有限公司 一种数据包抓取方法、装置、设备及介质

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD