申请/专利权人：武汉光谷创元电子有限公司

申请日：2021-01-29

公开（公告）日：2024-04-09

公开（公告）号：CN114828434B

主分类号：H05K3/14

分类号：H05K3/14;H05K3/34;H05K1/18;H05K1/11;H01L23/498;H01L21/48;H01L21/60

优先权：

专利状态码：有效-授权

法律状态：2024.04.09#授权;2022.08.16#实质审查的生效;2022.07.29#公开

摘要：本发明涉及一种加成法制作封装电路的工艺和封装电路。加成法制作封装电路的工艺包括以下步骤：a在绝缘材料10的表面上，覆盖带有电路负像的光刻胶14；b在所述绝缘材料10的未被所述光刻胶14覆盖的暴露区域中，通过PVD离子镀形成导电籽晶层16；c在所述导电籽晶层16上形成导体加厚层18；d剥离所述光刻胶14，以形成表面电路图案20；以及，e利用焊料凸点或导体柱22，将所述表面电路图案20与电子构件电连接。

主权项：1.一种加成法制作封装电路的工艺，包括以下步骤：a在绝缘材料的表面上，覆盖带有电路负像的光刻胶；b在所述绝缘材料的未被所述光刻胶覆盖的暴露区域中，通过PVD离子镀形成导电籽晶层；c在所述导电籽晶层上形成导体加厚层；d剥离所述光刻胶，以形成表面电路图案；以及e利用焊料凸点或导体柱，将所述表面电路图案与电子构件电连接；其中步骤a包括：在覆盖光刻胶之前，通过PVD离子镀对所述绝缘材料的表面进行处理，以形成前处理层；其中步骤d包括：在剥离光刻胶之后，通过微蚀去除所述表面电路图案以外的所述前处理层；在步骤a覆盖光刻胶之前，还包括：将芯片排列在载体上，并用所述绝缘材料覆盖所述芯片的表面，以将所述芯片夹在所述载体与所述绝缘材料之间；对所述绝缘材料开孔，以露出所述芯片的接触焊盘；以及在所述绝缘材料的表面上进行粗糙处理或PVD离子镀。

全文数据：

权利要求：

百度查询： 武汉光谷创元电子有限公司 加成法制作封装电路的工艺和封装电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD