申请/专利权人：株式会社国际电气

申请日：2021-12-24

公开（公告）日：2024-04-09

公开（公告）号：CN114807903B

主分类号：C23C16/455

分类号：C23C16/455;C23C16/52;C23C16/30;C23C16/36;C23C16/56;H01L21/02

优先权：["20210129 JP 2021-013923"]

专利状态码：有效-授权

法律状态：2024.04.09#授权;2022.08.16#实质审查的生效;2022.07.29#公开

摘要：本发明涉及衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质。提供能够在设置于衬底表面的凹部内以高的成膜速率形成高品质的膜的技术。具有通过将非同时地进行下述a～c的循环进行规定次数从而在上述凹部内形成膜的工序，a向在表面设置有凹部的衬底供给原料的工序；b向上述衬底供给含氮反应体的工序；和，c向上述衬底供给含氧反应体的工序，在c中，使至进行c之前为止形成于上述凹部内的层氧化而形成氧化层，并使在上述凹部内的上部形成的上述氧化层的氧化量多于在上述凹部内的下部形成的上述氧化层的氧化量。

主权项：1.衬底处理方法，其具有通过将包括下述a～c的循环进行规定次数从而在凹部内形成膜的工序，a向在表面设置有所述凹部的衬底供给原料的工序；b向所述衬底供给含氮反应体的工序；和，c向所述衬底供给含氧反应体的工序，在c中，使至进行c之前为止形成于所述凹部内的层氧化而形成氧化层，并使在所述凹部内的上部形成的所述氧化层的氧化量多于在所述凹部内的下部形成的所述氧化层的氧化量。

全文数据：

权利要求：

百度查询： 株式会社国际电气 衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD