申请/专利权人：意法半导体(鲁塞)公司

申请日：2015-11-26

公开（公告）日：2024-04-16

公开（公告）号：CN110689912B

主分类号：G11C16/24

分类号：G11C16/24

优先权：["20150511 FR 1554163"]

专利状态码：有效-授权

法律状态：2024.04.16#授权;2020.02.11#实质审查的生效;2020.01.14#公开

摘要：本发明涉及双生存储器单元互连结构。一种非易失性存储器MEM1包括存储器单元C1,j的行和列，存储器单元的列包括成对的双生存储器单元C1,j、C2,j1，双生存储器单元包括共用的选择栅极CSG1,2。根据本发明，存储器单元的每列设置有两个位线B1,j、B2,j+1。相同列的相邻的双生存储器单元没有连接到相同的位线，而相同列的非双生存储器单元连接到相同的位线。

主权项：1.一种非易失性存储器，包括：第一双生对存储器单元，所述第一双生对包括沿第一列布置的第一存储器单元和第二存储器单元，所述第一存储器单元和所述第二存储器单元各包括相应的选择晶体管和相应的浮置栅极晶体管，所述第一双生对的选择晶体管具有彼此耦合的相应的栅极端子；第二双生对存储器单元，所述第二双生对包括沿第二列布置的第三存储器单元和第四存储器单元，所述第三存储器单元与所述第一存储器单元相邻，所述第四存储器单元与所述第二存储器单元相邻，所述第三存储器单元和所述第四存储器单元各包括相应的选择晶体管和相应的浮置栅极晶体管，所述第二双生对的选择晶体管具有彼此耦合的相应的栅极端子；第一位线，耦合到所述第一存储器单元的浮置栅极晶体管的导电端子；第二位线，耦合到所述第二存储器单元的浮置栅极晶体管的导电端子；第三位线，耦合到所述第三存储器单元的浮置栅极晶体管的导电端子；第四位线，耦合到所述第四存储器单元的浮置栅极晶体管的导电端子，所述第一位线、所述第二位线、所述第三位线和所述第四位线彼此不同；以及第一字线，耦合到所述第一双生对和所述第二双生对的选择晶体管的栅极端子。

全文数据：

权利要求：

百度查询： 意法半导体(鲁塞)公司 双生存储器单元互连结构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD